UNIVERSIDAD NACIONAL DEL CALLAO

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

ESCUELA PROFESIONAL DE ING. ELECTRONICA

INFORME DE RELOJ DIGITAL SINCRONO

CON FLIP FLOP D
TEMA: RELOJ DIGITAL
ALUMNO/CODIGO: TRUJILLO ZULUETA RENATO ANGELO
1723325126
I. INTRODUCCION
Actualmente, en el campo de la Ingeniería, es común la utilización de
dispositivos electrónicos y digitales, ya que facilitan la implementación
de proyectos tales como un reloj, que mediante la utilización de estos,
ha evolucionado de la forma análoga (mediante las manecillas) a
visualizarnos mediante los números (visualización numérica). En la
mayoría de las ramas de la Ingeniería, el reloj digital es un proyecto
conocido y realizado en cursos básicos de sistemas digitales,
arquitecturas de computadores, etc. Con este proyecto se pretende
demostrar todo lo aprendido en dicho curso.
II. OBJETIVOS
1. OBJETIVO GENERAL
 Diseño de un reloj digital TTL utilizando componentes digitales.
2. OBJETJIVOS ESPECIFICOS
 Descripción de dispositivos electrónicos (Flip Flop D,
decodificadores, compuertas, displays, etc.) y su respectivo
funcionamiento.
III. RESUMEN
Con la utilización de decodificadores, compuertas lógicas y varios
componentes electrónicos adicionales, se implementará un reloj digital
que mediante un generador de pulsos, nos mostrará los segundos,
 minutos y horas en formato militar respectivamente. La visualización
de los segundos, minutos, y horas se hará mediante displays de 7
segmentos.
IV. MARCO TEORICO

 DECODIFICADOR: 74LS47
El decodificador integrado 74LS47 es un circuito lógico que
convierte el código binario de entrada en formato BCD a
niveles lógicos que permiten activar un display de 7 segmentos
en donde la posición de cada barra forma el numero
decodificado.

 FLIP FLOP: 74LS74

El flip-flop D resulta muy útil cuando se necesita almacenar un
único bit de datos (1 o 0). Si se añade un inversor a un flip-flop
S-R obtenemos un flip-flop D básico. El funcionamiento de un
dispositivo activado por el flanco negativo es, por supuesto,
idéntico, excepto que el disparo tiene lugar en el flanco de
bajada del impulso del reloj. Recuerde que Q sigue a D en cada
flanco del impulso de reloj.

Para ello, el dispositivo de almacenamiento temporal es de dos

estados (alto y bajo), cuya salida adquiere el valor de la entrada
 D cuando se activa la entrada de sincronismo, C. En función del
modo de activación de dicha entrada de sincronismo, existen
dos tipos:

 Activo por nivel (alto o bajo), también denominado registro o

cerrojo (latch en inglés).
 Activo por flanco (de subida o de bajada).

 COMPUERTAS LOGICAS: 74LS08

Son compuertas lógicas de tecnología TTL de bajo consumo. La
74LS08 posee 4 compuertas AND de dos entradas y 1 salida.
  COMPUERTAS LOGICAS: 74LS00
La 74LS00N consta de 4 compuertas NAND-positivas de 2
entradas. Los dispositivos realizan la función booleana Y = (A •
B)\ o Y = A\ + B\ en lógica positiva. Con estas compuertas
lógicas podemos invertir una señal o generar una lógica para
activar otro circuito integrado. También podemos construir
una Bascula R-S Asincrona con un par de compuertas.
El circuito 7400 y sus variantes es uno de los mas usados en
electrónica, cuando hay que implementar funciones que usen
muchas compuertas NAND y el circuito cuando no es casero o
de pruebas se utilizan memorias PAL o GAL principalmente,
que son unos circuitos integrados que podemos grabar el
resultado en una matriz lógica programable mediante un
programador universal. En los esquemas electrónicos podemos
encontrarnos con dos símbolos diferentes de la compuerta
NAND, los dos son equivalentes. El primero suele usarse más
en los esquemas.

 DISPLAY DE 7 SEGMENTOS
El visualizador de siete segmentos (llamado también display) es
una forma de representar números en equipos electrónicos.
Está compuesto de siete segmentos que se pueden encender o
apagar individualmente.

V. LISTADO DE MATERIALES
 74LS47
 74LS74
 74LS00
 74LS08
 74LS11
 74LS32
 74LS21
 DISPLAY 7 SEG. ANODO COM.
 RESISTENCIA
 PULSADOR
VI. SIMULACION
Para llevar a cabo la simulación del reloj digital con Flip-Flop D síncrono
se necesitó primero saber el funcionamiento de cada material usado
en la simulación, por encima de todo, la del 74LS74, ya que dicho
integrado, se condicionara para nuestro beneficio, formando asi un
divisor de frecuencia, lo cual se usa para lograr el conteo deseado.

DIVISION POR BLOQUES (SEGUNDOS, MINUTOS,

HORAS)

1. Analizamos la primera parte del circuito que es para los segundos:

Viendo de forma general, nos daremos cuenta que necesitamos sub dividir,
el bloque de segundos, ya que tenemos que armar circuitos secuenciales
con diferente cantidad de conteo para las unidades de segundos y decenas
de segundos.

1.1. Unidades de segundos:

Para la realizar el circuito de las unidades de segundo, haremos el
diseño de contadores síncronos en cascada:
Para poder realizar este circuito, aparte del diseño de contadores
síncronos, al estar en cascada se necesitara de una entrada de
habilitación, la cual llamaremos 𝐶𝑖𝑛 , 5V, y una salida 𝐶𝑜𝑢𝑡 , el cual se
va a usar de 𝐶𝑖𝑛 en el circuito de las decenas de segundos.
Diseño de contador síncrono en cascada:
1. Hallamos la ecuación característica de Flip Flop D:
2. Ahora realizaremos el mapa de estados:

3. Hacemos el mapa de karnaugh para cada entrada de los 74LS74:

A=𝐶𝑖𝑛 ; B=𝑄4𝑛 ; C=𝑄3𝑛 ; D=𝑄2𝑛 ; E=𝑄𝑛 ;
Mapa de karnaugh para el 𝐷4𝑛 :

Sacamos del mapa la expresión lógica, para este caso la salida

𝑌 = 𝐷4𝑛 :
Mapa de karnaugh para el 𝐷3𝑛 :

Sacamos del mapa la expresión lógica, para este caso la salida

𝑌 = 𝐷3𝑛 :

Mapa de karnaugh para el 𝐷2𝑛 :

Sacamos del mapa la expresión lógica, para este caso la salida

𝑌 = 𝐷2𝑛 :
Mapa de karnaugh para el 𝐷𝑛 :

Sacamos del mapa la expresión lógica, para este caso la salida

𝑌 = 𝐷𝑛 :

Mapa de karnaugh para el 𝐶𝑜𝑢𝑡 :

Sacamos del mapa la expresión lógica, para este caso la salida

𝑌 = 𝐶𝑜𝑢𝑡 :
 4. Realizamos la implementación del circuito para las unidades de
segundo:

1.2. Decenas de segundos: El 𝐶𝑜𝑢𝑡 de las unidades de segundo se

conecta en cascada con el 𝐶𝑖𝑛 de las decenas de segundo.
1. Se toma en cuenta la ecuación característica del flip flop D
obtenido en las unidades de segundo.
2. Ahora realizaremos el mapa de estados:

3. Hacemos el mapa de karnaugh para cada entrada de los 74LS74:

A=𝐶𝑖𝑛 ; B=𝑄3𝑛 ; C=𝑄2𝑛 ; D=𝑄𝑛 ;
Mapa de karnaugh para el 𝐷3𝑛 :
Sacamos del mapa la expresión lógica, para este caso la salida
𝑌 = 𝐷3𝑛 :

Mapa de karnaugh para el 𝐷2𝑛 :

Sacamos del mapa la expresión lógica, para este caso la salida

𝑌 = 𝐷2𝑛 :

Mapa de karnaugh para el 𝐷𝑛 :

 Sacamos del mapa la expresión lógica, para este caso la salida
𝑌 = 𝐷𝑛 :

Mapa de karnaugh para el 𝐶𝑜𝑢𝑡 :

Sacamos del mapa la expresión lógica, para este caso la salida

𝑌 = 𝐶𝑜𝑢𝑡 :

4. Realizamos la implementación del circuito para las decenas de

segundo:
2. Analizamos la segunda parte del circuito que es para los minutos:
Los circuitos para los minutos se realizan de igual manera que el de los
segundos, pero 𝐶𝑜𝑢𝑡 de las decenas de segundo se pone en cascada con el
𝐶𝑖𝑛 de las unidades de minutos.
2.1. Unidades de minutos: Las unidades de minutos, al igual que las
unidades de segundo, se tiene que hacer mediante un diseño de
contadores síncronos, que cuenta del 0 al 9; por lo que no es necesario
llevar a cabo todo el procedimiento porque, es el mismo que las unidades
de segundo, con la diferencia que el 𝐶𝑜𝑢𝑡 de las decenas de segundo se
pone en cascada con el 𝐶𝑖𝑛 de las unidades de minutos.

2.2. Decenas de minutos: Las decenas de minutos, al igual que las

decenas de segundo, se tiene que hacer mediante un diseño de
contadores síncronos, que cuenta del 0 al 5; por lo que no es necesario
llevar a cabo todo el procedimiento porque, es el mismo que las decenas
de segundo, con la diferencia que el 𝐶𝑜𝑢𝑡 de las unidades de minuto se
pone en cascada con el 𝐶𝑖𝑛 de las decenas de minutos.
3. Analizamos la tercera parte del circuito que es para las horas:
3.1. Unidades de horas: Las unidades de horas, al igual que las unidades
de segundo, se tiene que hacer mediante un diseño de contadores
síncronos, que cuenta del 0 al 9; por lo que no es necesario llevar a cabo
todo el procedimiento porque, es el mismo que las unidades de segundo,
con la diferencia que el 𝐶𝑜𝑢𝑡 de las decenas de minutos se pone en cascada
con el 𝐶𝑖𝑛 de las unidades de horas.

3.2. Decenas de horas: El 𝐶𝑜𝑢𝑡 de las unidades de horas se pone en

cascada con el 𝐶𝑖𝑛 de las decenas de horas. Como el circuito del reloj
digital termina acá, no habrá necesidad de poner un 𝐶𝑜𝑢𝑡 .
1. Se toma en cuenta la ecuación característica del flip flop D
obtenido en las unidades de segundo.
2. Ahora realizaremos el mapa de estados:
3. Hacemos el mapa de karnaugh para cada entrada de los 74LS74:
A=𝐶𝑖𝑛 ; B=𝑄2𝑛 ; C=𝑄𝑛 ;
Mapa de karnaugh para el 𝐷2𝑛 :

Sacamos del mapa la expresión lógica, para este caso la salida

𝑌 = 𝐷2𝑛 :

Mapa de karnaugh para el 𝐷𝑛 :

Sacamos del mapa la expresión lógica, para este caso la salida

𝑌 = 𝐷𝑛 :
4. Realizamos la implementación del circuito para las decenas de
horas:

5. Por último, como las horas de un reloj digital llegan solo hasta
las 23 horas, entonces se necesitara reiniciar el conteo cuando
llegue a 24, por lo que agarramos 𝑄3𝑛 de las unidades de horas
y el 𝑄2𝑛 de las decenas de horas y los conectamos a un 74LS00
y la salida de dicha compuerta lo conectamos al reset de todos
los 74LS74 del bloque de horas, para que así, cuando al 24 se
reinicie el conteo de las horas.
VII. CONCLUSIONES
 Se diseñó satisfactoriamente el reloj digital utilizando
componentes digitales básicos.
 Se conoció el funcionamiento de cada uno de los dispositivos
digitales
VIII. BIBLIOGRAFIA
 http://www.taringa.net/posts/cienciaeducacion/135
00228/Reloj-digital-de-24-horas-Probado.html
 http://www.taringa.net/posts/cienciaeducacion/130
94992/Reloj-Digital-tipomilitar-con-7490-sin-
compuertas.html
 http://www.educarchile.cl/UserFiles/P0029/File/Obje
tos_Didacticos/ELO_02_TEL/Recursos_Conceptuales/
SN54LS90J.pdf
 http://www.educarchile.cl/UserFiles/P0029/File/Obje
tos_Didacticos/ELO_02_TEL/Recursos_Conceptuales/
NE555.pdf