Sunteți pe pagina 1din 6

Ministerul Educaţiei al Republicii Moldova Universitatea Tehnică a Moldovei

Raport

Lucrarea de laborator Nr.1

la

Analiza si Sinteza Dispozitivelor Numerice

A efectuat:st.gr.

varianta 8

A verificat:lector universitar

Chisinau 2018

Goncearuc Denis

Munteanu Silvia

Scopul lucrării:

Studierea practică şi cercetarea procesului de sinteză a circuitelor logice combinaţionale.

Consideraţii teoretice:

Orice circuit logic se caracterizează prin natura semnalelor de intrare, a celor de ieşire, prin clasele de funcţii intrare-ieşire şi prin natura prelucrărilor de date ce au loc în structura sa internă. Circuitele logice se împart în 2 clase:

Un circuit logic combinaţional (CLC) se caracterizează prin aceea că starea ieşirilor sale la un moment dat depinde numai de starea intrărilor sale în acest moment. legătura între starea intrărilor şi starea ieşirilor circuitului este dată de funcţiile de transfer ale acestuia, denumite în acest caz funcţii de comutare, care sunt funcţii booleene(logice).

CLC este circuitul care are n intrări (x 1 ,x 2, x 3,, x n ) şi m ieşiri (y 1 ,y 2 ,y 3 ,…,y m ) la care ieşirile

(x 1, x 2 ,x 3 ,…,x n )

y 2 = pot fi exprimate numai în dependenţă de variabilele de intrare:

y

1 =f 1 f 2 (x 1, x 2 ,x 3 ,…,x n )

……………………… y m =f m (x 1, x 2 ,x 3 ,…,x n ) Pentru că în acest model matematic nu intervin ca variabile independente timpul şi nici mărimile de ieşire, rezultă, că în structura sa un CLC nu prezintă circuite de memorie şi nici legături de reacţie. Sinteza unui CLC se efectuează în următoarele etape:

- descrierea necesităţilor ce trebuie să le rezolve circuitul combinaţional (prin text, desen, diagrame)

- reprezentarea acestei descrieri sub forma unui table de adevăr;

- deducerea funcţiilor logice şi minimizarea acestora;

- implementarea acestor funcţii minimizate sub forma unor reţele de comutare prin intermediul circuitelor integrate; Tabelul de adevăr conţine n+m coloane şi 2 n rânduri. Fiecare rând al tabelului reprezintă una din combinaţiile posibile ale valorilor variabilelor şi valorile funcţiilor pentru combinaţia respectivă. Implementarea funcţiilor logice minimizate sub forma reţelelor de comutare poate fi realizată în forma canonică disjunctivă (ŞI/SAU), în forma canonică conjunctivă (SAU/ŞI) sau în orice altă formă normală, adică ŞI-NU/ŞI-NU, SAU/ŞI-NU, SAU-NU/SAU, ŞI/SAU-NU, ŞI- NU/ŞI, SAU-NU/SAU-NU. Trecerea de la o formă normală la alta se efectuează prin utilizarea succesivă a formelor lui De Morgan, având iniţial forma canonică disjunctivă normală (ŞI/SAU) şi forma conjunctivă normală (SAU/ŞI) a funcţiei.

Mersul lucrării:

1. Construim tabelul de adevar pentru functiile y1 si y2, conform variantei din tabelul

2.1.

2. Efectuam minimizarea functiilor y1 si y2 pentru unitati (1) si zerouri (2).

3. Utilizind formulele De-Morgan transformam forma disjunctiva minima a functiilor y1 si y2 si le transformam in setul de elemente SI-NU (NAND).

4. Construim circuitul logic pentru ambele functii in setul de elemente SI-NU, utilizind programa Logic-Works 4.

5. Pentru fiecare circuit logic determinam costul si timpul de retinere.

6. Pentru functia y1 scriem forma canonica disjunctiva si forma canonica conjunctiva.

7. Pentru functia y2 scriem cele 8 forme cunoscute.

Varianta pentru îndeplinire(8):

y

1 =v(0,1,2,4,6,8,11,12,15)

y

2 =v(0,1,2,5,6,7,8,9,12,13)

Tabelul de adevar:

 

X X X X

Y Y

1

2

3 4

1

2

0

0

0

0 0

1

1

1

0

0

0

1

1

1

2

0

0

1

0

1

1

3

0

0

1

1

0

0

4

0

1

0 0

1

0

5

0

1

0

1

0

1

6

0

1

1

0

1

1

7

0

1

1

1

0

1

8

1

0

0 0

1

1

9

1

0

0

1

0

1

1

 

0

1

0

1

0

0

0

1

 

1

1

0

1

1

1

0

1

 

2

1

1

0 0

1

1

1

 

3

1

1

0

1

0

1

1

 

4

1

1

1

0

0

0

1

 

5

1

1

1

1

1

0

Minimizarea funcţiei y 1 (FDM)

2 forme pentru y 1 (FDM):

X1X2 00 01 11 10 X3X4 00 1 1 1 1 01 1 11 1
X1X2
00
01
11 10
X3X4
00
1
1
1
1
01
1
11
1
1
10
1 1

y 1 = x´ 3 x´ 4 + x 1 x 3 x 4 + x´ 1 x´ 2 x´ 3 + x´ 1 x 3 x´ 4

´

´

( x 1 x 3 x 4 )

´

´

´

x 3 x ´ 4 ´ ´ ( x 1 x 3 x 4 ) ´

si sau

y 1 = ( x´ 3 x´ 4 )

( x´ 1 x´ 2 x´ 3 ) ( x´ 1 x 3 x´ 4 )

si nu / si nu

Minimizarea funcţiei y 2 (FDM):

X1X2 00 01 11 10 X3X4 00 1 1 1 01 1 1 1 1
X1X2
00
01
11 10
X3X4
00
1
1 1
01
1
1
1 1
11
1
10
1
1

2 forme pentru y 2 (FDM):

y 2 = x´ 3 x 4 + x 1 x´ 3 x´ 4 + x´ 1 x 2 x 3 + x´ 1 x´ 2 x´ 4

si sau

´

´

´

´

´

y 2 = ( x´ 3 x 4 ) ( x 1 x´ 3 x´ 4 ) ( x´ 1 x 2 x 3 ) ( x´ 1 x´ 2 x´ 4 )

si nu / si nu

Circuit logicFDM pentru funcţia y1 în setul ŞI-SAU:

nu Circuit logicFDM pentru funcţia y1 în setul ŞI-SAU: Costul = 15 Q || Timpul =

Costul = 15 Q || Timpul = 2 τ

Circuit logicFDM pentru funcţia y2 în setul ŞI-SAU:

Costul = 15 Q || Timpul = 2 τ Circuit logicFDM pentru funcţia y2 în setul

Costul = 15 Q || Timpul = 2 τ

Minimizarea funcţiei y 1 (FCM):

X1X2 00 01 11 10 X3X4 00 01 0 0 0 11 0 0 10
X1X2
00
01
11 10
X3X4
00
01
0
0
0
11
0
0
10
0
0
Minimizarea funcţiei y 1 (FDM): X1X2 00 01 11 10 X3X4 00 1 1 1
Minimizarea funcţiei y 1 (FDM):
X1X2
00
01
11 10
X3X4
00
1
1
1
1
01
1
11
1
1
10
1
1

Forma canonica disjunctiva (FCD) y1 :

y 1 = ( x´ 3 x´ 4 ) + ( x 1 x 3 x 4 ) + ( x´ 1 x´ 2 x´ 3 ) + ( x´ 1 x 3 x´ 4 )

Forma canonica conjunctiva (FCC) y1 :

y 1 = ( x´ 1 x 3 x´ 4 ) + ( x ¿ ¿ 1 x´ 2 x 4 ) + ( x ¿ ¿ 1 x´ 3 x´ 4 )+ ( x´ 1 x´ 3 x 4 ) ¿ ¿

Prezentarea functiei y2 in cele 8 forme (FDM, FCM) :

Din forma disjunctiva :

1. Forma SI-SAU y 2 = x´ 3 x 4 + x 1 x´ 3 x´ 4 + x´ 1 x 2 x 3 + x´ 1 x´ 2 x´ 4 Forma SI-NU/SI-NU

´

´

´

´

´

y 2 = ( x´ 3 x 4 ) ( x 1 x´ 3 x´ 4 ) ( x´ 1 x 2 x 3 ) ( x´ 1 x´ 2 x´ 4 )

Forma SAU/SI-NU

´

y 2 = ( x´ 3 x 4 ) ( x 1 x´ 3 x´ 4 )( x´ 1 x 2 x 3 )( x´ 1 x´ 2 x´ 4 )

Forma SI-NU/SAU

´

y 2 = ( x´ 3 + x 4 ) + ( x 1 +

´

x´ 3 x 4

´

´

) + ( x´ 1 + x 2 + x 3 ) + ¿ ( x´ 1 x 2 x 4 ) ¿

Din forma conjunctiva :

2. Forma SI-SAU y 2 = x 1 x´ 2 x 3 x 4 + x´ 1 x´ 3 + x 2 x´ 3 x´ 4 Forma SI-NU/SI-NU

´

´

´

´

y 2 = ( x 1 x´ 2 x 3 x 4 ) ( x´ 1 x´ 3 ) ( x 2 x´ 3 x´ 4 )

Forma SAU/SI-NU

´

y 2 = ( x 1 x´ 2 x 3 x 4 )( x´ 1 x´ 3 )( x 2 x´ 3 x´ 4 )

Forma SI-NU/SAU

y 2 =

´

´

( x 1

+

´

x 2 + x 3 + x 4 )+ ( x´ 1 + x´ 3 )+

( x 2

Concluzie:

´

+ x 3 + x´ 4 )

´

Efectuând lucrarea data am studiat şi am cercetat procesul de sinteză a circuitelor logice combinaţionale. Pentru îndeplinirea scopul lucrării, am efectuat minimizarea funcţiilor propuse prin intermediul diagramelor Karnaugh, studiate la cursul de Matematica Discreta. În acest fel am descoperit un exemplu practic, unde se poate de folosit minimizările func țiilor booleene. Prin intermediul acestei metode am creat formele disjunctive minime, si formele conjunctive minime. În urma ob ținerii formelor FCM si FDM am creat circuitele schemelor date. Acestea la rândul lor, le-am introdus în programul “LogicWorks”, care au permis eventual studierea practică a circuitelor obţinute.