ELECTRONICA DIGITAL

UNIDAD 2. CIRCUITOS COMBINACIONALES Y DISEÑO JERARQUICO

PRESENTADO A:
SANDRA MILENA GARCIA

Tutor

PRESENTADO POR:
EDISON JULIAN ZAFRA CAMARGO

GRUPO

243004_2

UNIVERSIDAD NACIONAL ABIERTA Y ADISTANCIA – UNAD

TECNOLOGIA EN AUTOMATIZACION ELECTRONICA

OCTUBRE DE 2019
CCAV ZIPAQUIRA
 CONTENIDO

INTRODUCCION .................................................................................................. 3

OBJETIVOS. ......................................................................................................... 4

ACTIVIDADES A DESARROLLAR ....................................................................... 5

MULTIPLEXOR 8 A 1 ........................................................................................ 5

MULTIPLEXOR 16 A 1 ...................................................................................... 8

MULTIPLEXOR 4 A 1 ...................................................................................... 10

DECODIFICADOR .......................................................................................... 12

CODIFICADOR ............................................................................................... 15

DISEÑO JERARQUICO 1 ............................................................................... 18

DISEÑO JERARQUICO 2 ............................................................................... 22

DISEÑO JERÁRQUICO 3 ............................................................................... 23

CONCLUISIONES .............................................................................................. 27

BIBLIOGRAFIA ................................................................................................... 28
 INTRODUCCION

A continuación, encontraremos un compendio de ejercicios donde basados en la

teoría aprendida mediante las diferentes lecturas, los videos propuestos y la

investigación autónoma , se desarrollara la descripción de código para una serie de

multiplexores, codificadores y decodificadores además desarrollaremos una práctica

con la descripción de código para el diseño jerárquico, la metodología usada es el

trabajo autónomo donde mediante el material multimedia suministrado se realizara la

ejecución de cada uno de los puntos desarrollando paso a paso cada una de las

instrucciones para lograr comprende el funcionamiento de cada cada situación , este

materia podrá ser utilizado a manera de consulta por cualquier persona interesada en

el tema o que esté preparándose en estudio relacionados con electrónica.

 OBJETIVOS.

 Desarrollar la descripción de código, rtl y simulación para diferentes casos de

multiplexores

 Desarrollar la descripción de código, rtl y simulación para decodificador propuesto

 Desarrollar la descripción de código rtl y simulación para codificador propuesto

 Desarrollar la descripción de código rtl y simulación para el diseño jerárquico con la

sentencia with select

 Desarrollar la descripción de código rtl y simulación para el diseño jerárquico con la

sentencia when else

 ACTIVIDADES A DESARROLLAR

Resolver los siguientes ejercicios:

1. Describa en VDHL tres multiplexores utilizando la sentencia with-select. Los tres

multiplexores deben tener un tamaño diferente (2 a 1, 8 a 1, etc.) y cada entrada un

número de bits diferente.

Multiplexor 8 a 1

2𝑛 = 23 = 𝟖 ⟹ log2 8 = 𝟑 Teniendo en cuenta la función anterior para el multiplexor

8 a 1 las señales de control serán 3, a partir de esta afirmación obtenemos la

siguiente tabla de Verdad donde la cantidad los bits a analizar están definidos por la

cantidad de entradas.

CONTROL SALIDA CONTROL DATOS SALIDA

C0 C1 C2 Y C0 C1 C2 E7 E6 E5 E4 E3 E2 E1 E0 Y
0 0 0 E0 0 0 0 X X X X X X X 0 0
0 0 1 E1 0 0 0 X X X X X X X 1 1
0 1 0 E2 0 0 1 X X X X X X 0 X 0
0 1 1 E3 0 0 1 X X X X X X 1 X 1
1 0 0 E4 0 1 0 X X X X X 0 X X 0
1 0 1 E5
0 1 0 X X X X X 1 X X 1
1 1 0 E6
0 1 1 X X X X 0 X X X 0
1 1 1 E7
0 1 1 X X X X 1 X X X 1
1 0 0 X X X 0 X X X X 0
1 0 0 X X X 1 X X X X 1
1 0 1 X X 0 X X X X X 0
1 0 1 X X 1 X X X X X 1
1 1 0 X 0 X X X X X X 0
1 1 0 X 1 X X X X X X 1
1 1 1 0 X X X X X X X 0
1 1 1 1 X X X X X X X 1
 Multiplexor 16 a 1

2𝑛 = 24 = 𝟏𝟔 ⟹ log2 16 = 𝟒 Teniendo en cuenta la función anterior para el

multiplexor 16 a 1 las señales de control serán 4, a partir de esta afirmación

obtenemos la siguiente tabla de Verdad:

CONTROL DATOS SALIDA

CONTROL SALIDA
C0 C1 C2 C3 E15 E14 E13 E12 E11 E10 E9 E8 E7 E6 E5 E4
E3 E2 E1 E0 Y
0 0 0 0 X X X X X X X X X X X XX X X 0 0 C0 C1 C2 C3 Y
0 0 0 0 X X X X X X X X X X X XX X X 1 1 0 0 0 0 E0
0 0 0 1 X X X X X X X X X X X XX X 0 X 0 0 0 0 1 E1
0 0 0 1 X X X X X X X X X X X XX X 1 X 1
0 0 1 0 X X X X X X X X X X X XX 0 X X 0
0 0 1 0 E2
0 0 1 0 X X X X X X X X X X X XX 1 X X 1 0 0 1 1 E3
0 0 1 1 X X X X X X X X X X X X
0 X X X 0 0 1 0 0 E4
0 0 1 1 X X X X X X X X X X X X
1 X X X 1 0 1 0 1 E5
0 1 0 0 X X X X X X X X X X X X 0 X X X 0
0 1 0 0 X X X X X X X X X X X X 1 X X X 1
0 1 1 0 E6
0 1 0 1 X X X X X X X X X X 0 XX X X X 0 0 1 1 1 E7
0 1 0 1 X X X X X X X X X X 1 XX X X X 1 1 0 0 0 E8
0 1 1 0 X X X X X X X X X 0 X XX X X X 0 1 0 0 1 E9
0 1 1 0 X X X X X X X X X 1 X XX X X X 1
1 0 1 0 E10
0 1 1 1 X X X X X X X X 0 X X XX X X X 0
0 1 1 1 X X X X X X X X 1 X X XX X X X 1 1 0 1 1 E11
1 0 0 0 X X X X X X X 0 X X XX XX X X X 0 1 1 0 0 E12
1 0 0 0 X X X X X X X 1 X X X XX X X X 1 1 1 0 1 E13
1 0 0 1 X X X X X X 0 X X X X XX X X X 0
1 1 1 0 E14
1 0 0 1 X X X X X X 1 X X X X XX X X X 1
1 0 1 0 X X X X X 0 X X X X X XX X X X 0 1 1 1 1 E15
1 0 1 0 X X X X X 1 X X X X X XX X X X 1
1 0 1 1 X X X X 0 X X X X X X XX X X X 0
1 0 1 1 X X X X 1 X X X X X X XX X X X 1
1 1 0 0 X X X 0 X X X X X X X XX X X X 0
1 1 0 0 X X 1 X X X X X X X XX X X X 1
1 1 0 1 X X 0 X X X X X X X X XX X X X 0
1 1 0 1 X X 1 X X X X X X X X XX X X X 1
1 1 1 0 X 0 X X X X X X X X X XX X X X 0
1 1 1 0 X 1 X X X X X X X X X XX X X X 1
1 1 1 1 0 X X X X X X X X X X X X X 0
1 1 1 1 1 X X X X X X X X X X X X X X X 1
Multiplexor 4 a 1

2𝑛 = 22 = 𝟒 ⟹ log2 4 = 𝟐 Teniendo en cuenta la función anterior para el

multiplexor 4 a 1 las señales de control serán 2, a partir de esta afirmación

obtenemos la siguiente tabla de Verdad:

CONTROL DATOS SALIDA

C0 C1 E3 E2 E1 E0 Y CONTROL SALIDA
0 0 X X X 0 0 C0 C1 Y
0 0 X X X 1 1 0 0 E0
0 1 X X 0 X 0 0 1 E1
0 1 X X 1 X 1 1 0 E2
1 0 X 0 X X 0 1 1 E3
1 0 X 1 X X 1
1 1 0 X X X 0
1 1 1 X X X 1
Decodificador

2. Describa en VDHL un decodificador de 3 entradas utilizando la sentencia

with-select.

Decodificador de 3 entradas entonces:

(2)𝑛 𝑒𝑛𝑡𝑟𝑎𝑑𝑎𝑠 = 𝑠𝑎𝑙𝑖𝑑𝑎𝑠

(2)3 = 8

ENTRADAS SALIDAS
𝑬𝟎 𝑬𝟏 𝑬𝟐 𝑺𝟎 𝑺𝟏 𝑺𝟐 𝑺𝟑 𝑺𝟒 𝑺𝟓 𝑺𝟔 𝑺𝟕
0 0 0 0 1 0 0 0 0 0 0 0
1 0 0 1 0 1 0 0 0 0 0 0
2 0 1 0 0 0 1 0 0 0 0 0
3 0 1 1 0 0 0 1 0 0 0 0
4 1 0 0 0 0 0 0 1 0 0 0
5 1 0 1 0 0 0 0 0 1 0 0
6 1 1 0 0 0 0 0 0 0 1 0
7 1 1 1 0 0 0 0 0 0 0 1
 Codificador

3. Describa en VDHL un codificador de 4 entradas, sin prioridad, utilizando la

sentencia with-select.

𝐿𝑜𝑔𝑛 = 𝑚

𝐿𝑜𝑔4 = 2

ENTRADAS SALIDAS
E0 E1 E2 E3 S0 S1 I
ERNABLE 0 0 0 0 0 0 1
3 0 0 0 1 1 1 0
2 0 0 1 0 1 0 0
- 0 0 1 1 - - 0
1 0 1 0 0 0 1 0
- 0 1 0 1 - - 0
- 0 1 1 0 - - 0
- 0 1 1 1 - - 0
0 1 0 0 0 0 0 0
- 1 0 0 1 - - 0
- 1 0 1 0 - - 0
- 1 0 1 1 - - 0
- 1 1 0 0 - - 0
- 1 1 0 1 - - 0
- 1 1 1 0 - - 0
- 1 1 1 1 - - 0

Sintetizamos la tabla

ENTRADAS SALIDAS
E0 E1 E2 E3 S0 S1 I
ERNABLE 0 0 0 0 0 0 1
3 0 0 0 1 1 1 0
2 0 0 1 0 1 0 0
1 0 1 0 0 0 1 0
0 1 0 0 0 0 0 0
DISEÑO JERARQUICO 1

4. Describa en VDHL el circuito que se muestra en la siguiente figura:

Utilizando la sentencia with-select.

Figura 1

Componente 1
Componente 2

Componente 3
Alto nivel
Rtl

Simulación
DISEÑO JERARQUICO 2

5. Describa en VDHL el circuito que se muestra en la siguiente figura, utilizando

la sentencia when-else.

Figura 2
Diseño jerárquico 3

6. Describa en VDHL el circuito que se muestra en la siguiente figura. El diseño

debe contener tres módulos diferentes (tres COMPONENTES) y un archivo

de alto nivel, tal como se muestra en la siguiente figura.

Figura 3

Componente 1

Componente 2
Componente 3
Alto nivel
RTL

Simulación
 CONCLUISIONES

Tengo una sola gran conclusión, en mi experiencia laboral he encontrado autómatas

programables de diferente índole, variadores de frecuencia, drives para steppers,

drives para servomotores, plc’s entre otros muchos, de repente encontrar en esta

materia un compendio de ejercicios prácticos donde se puede apreciar de manera

profunda unos circuitos donde descriptivamente hallamos el funcionamiento de la

mayoría de funciones de los autómatas programables ayudan a entender un poco más

el alcance del aprendizaje, el conocimiento y el manejo de la electrónica digital que a

veces tan compleja circuitería encontrada al interior de uno de estos componentes se

sintetiza en una descripción de código que está al alcance de nosotros.

 BIBLIOGRAFIA

Muñoz, J. (2012). Introducción a los Sistemas Digitales: Un enfoque usando Lenguajes

de Descripción de Hardware. (Capítulos 4, 5 y 6, pp. 77-134). Madrid. Recuperado de:

https://openlibra.com/es/book/introduccion-a-los-sistemas-digitales

Chu, P. P. (2006). RTL Hardware Design Using VHDL: Coding for Efficiency, Portability,

and Scalability. Hoboken, N.J.: Wiley-IEEE Press. Recuperado de:

http://bibliotecavirtual.unad.edu.co:2051/login.aspx?direct=true&db=e000xww&AN=158

127&lang=es&site=ehost-live

Fajardo, C. (2016, Diciembre 17), Diseño de un multiplexor en VHDK. [Archivo de

video], Recuperado: http://hdl.handle.net/10596/9851