Proceso de Fabricación de NWELL CMOS para el

Centro de Microelectrónica de Virginia

En la VMC se desarrolla un proceso CMOS donde se enseña técnicas de fabricación de semiconductores para
posteriormente la implementación de diseños de circuitos digitales y analógicos VLSI en la VCU. Objetivo más
adelante es fabricar y probar dispositivos CMOS para esto se seguiría un proceso. Este proyecto se está
completando con la construcción del diseño del chip de prueba n-well desarrollado por Rochester Institute of
Technology.

I.TEST CHIP
Se diseñó un chip de prueba para caracterizar las capacidades de nuestro proceso CMOS. este chip ayudará a
crear reglas de diseño para futuros diseños de layout de circuitos integrados.
A. DISEÑO
Se realizaron modificaciones en el chip de prueba RIT de ahí se origina el chip de prueba VCU fue diseñado
para ser de 5000 micrones x 5000 micrones. Se realizaron cambios y mejoras en el chip de prueba original
para una respuesta más eficiente del proceso CMOS de la VCU.La unidad de sondeo de VCU utiliza una
tarjeta de sonda de 10 contactos (2x5) con un espacio de 100 micras entre los contactos y una tarjeta de 12
contactos (2x6) con un espacio de 20 micras
B. Layout
El chip de prueba se dividió en una parte superior región basada en 10 tarjetas de sonda de almohadilla, y
una región inferior utilizando una sonda de 12 almohadillas tarjeta. La región superior fue diseñada para las
más pequeños estructuras de prueba como CBKR's y Van der Pauw's. La región superior estaba dividida
en filas y columnas.

II.PROCESO

A. Flow / Cross-Sections
Las secciones transversales y las mediciones específicas se calcularon utilizando la simulación de procesos.
software.
B. SIMULACION
Para simular y saber si se haría cambios se utilizo el software Athena de Silvaco Tool .El flujo total del
proceso se dividió en dos partes principales:
el NMOS y el PMOS, donde cada parte se simulaba por separado. Lo laborioso de la simulación fue el de
difusión. Al principio, a cada paso de difusión tomaba de unas 3 horas para simular, por lo que tuvo que
reducir los tamaños de las cuadrículas. El objetivo de esta simulación era encontrar la unión de la
profundidad y la concentración del N-WELL para la comparación de pruebas. Cuando se simuló el dispositivo
PMOS, se sustituyó el perfil real del pozo por una de tipo N con la concentración de dopaje alcanzada en la
creación del pozo. Una vez que se logró el pozo N, se construyó el dispositivo PMOS. Apartir de aquí no se
volvió hacer cambios en el proceso.
C. FABRICACION
Trabajando con fotolitografía, difusión y humedad, se ha avanzado en la caracterización del uso,
caracterización estadística y rendimiento general de muchas herramientas. Aún así, varias herramientas
necesitan ser caracterizadas para completar un análisis del proceso CMOS .

III. PRUEBAS
Se modificaron los diseños de los transistores para que todos los contactos estuvieran uniformemente
espaciados con la base, el colector y el emisor en la misma ubicación. Este diseño de prueba ayudará a los
probadores al disminuir el código de programación y el tiempo de alineación.

IV. CONCLUSION
Es notable el crecimiento de números de personas que se involucran en la industria de mircoelectronica. A
pesar de los contratiempos se ha avanzado mucho en el establecimiento del proceso de fabricación de VMC
WELL CMOS así como en su programa de microelectrónica.Este proyecto se finalizara cuando se fabrique
el producto real.