UNIVERSIDAD TECNOLÓGICA DEL URUGUAY

ITR SUROESTE · FRAY BENTOS

INGENIERÍA MECATRÓNICA
UC de Técnicas Digitales · 2019/2
Profesor: Giovani Bolzan Cogo
Fecha: 04/11/2019
Práctico de laboratorio IV – ALU, VHDL y FPGA
Entrega: 22/11/2019

1. Objetivos
Este práctico tiene como objetivo general la implementación una Unidad Lógico-Aritmética – ALU
– en un dispositivo FGPA (Field Programmable Gate-Array) en lenguaje VHDL (Very High Speed
Integrated Circuits Hardware Description Language). Dentre sus objetivos puntuales, destacanse los
siguientes.

Utilización de las estructuras básicas de bloques de FAs para lograr hacer los cómputos de
palavras 8-bit;

Implementación de circuito digital a través de lenguaje de descripción de hardware;

Análisis temporal de circuito digital a través de formas de ondas simuladas.

2. Material
Computador con software Quartus Prime
c Lite Edition v18 y ModelSim;

Arduino MKR Vidor 4000;

Kit desarrollo Intel Altera FPGA DE0-CV.

3. Metodologı́a
Este práctico es formado por 3 partes que se especifican a seguir.

3.1. Tutorial Arduino MKR Vidor 4000

En esta parte, se procede con la implementación básica de las funcionalidades expuestas en [1] y
en [2]. Se sigue las etapas para lograr replicar las funcionalidades del dispositivo.
Para consideración en el informe práctico, es bastante resumir las aplicaciones y particularidades
del dispositivo por tratarse de un componente FPGA.

3.2. Tutorial Altera Quartus

Reproducir el tutorial Quartus Prime Introduction Using VHDL Design que fue disponible, ha-
ciendo la carga de un circuito lógico XOR, su análisis funcional y su prueba fı́sica.

Obs. Esta parte es meramente introductória, por lo tanto está dispensada de hacer parte del desa-
rrollo del informe práctico.

1
3.3. ALU 8-bit en VHDL
Implementar una 8-bit ALU como se establece en la Figura 1 con operandos enteros en repreenta-
ción de complemento-a-2 y que haga las siguientes operaciones aritméticas y lógicas.

ADD: suma completa de los operandos;

SUB: sustracción completa de los operandos;

MUL: multiplicación de los operandos (salida 8-bit);

SLL: shift left logic, desplazamiento lógico a la izquierda;

SRL: shift right logic, desplazamiento lógico a la derecha;

SLA: shift left arithmetic, desplazamiento aritmético a la izquierda;

SRA: shift right arithmetic, desplazamiento aritmético a la derecha.

Figura 1: ALU 8-bit

Para añadir coherencia al funcionamiento de la ALU implementada, se debe investigar el funciona-

miento de los flags N, Z, C, V (cero, negativo, carry y overflow) y insertar sus funcionalidades en el
desarrollo del problema haciendo con que algún dispositivo de salida informe choerencia o incoherencia
en el resultado.
Utilizar los botones (KEY[0..7]) y los switches (SW[0..7]) para la interface de entrada de los ope-
randos y, para la salida de datos, utilizar los leds (LED[0..7]) y los displays de segmentos (HEX[0..3]).
Para los selectores de operación, utilizar los switches de mayor orden (SW[7,8,9]).

4. Resultados
Para las partes parte 3.2 e 3.3), generar los archivos VWF conteniendo un ejemplo de ejecución
del bloque funcional para cada caso; Estas análisis funcionales también sirven para corroborar en el
correcto funcionamiento de la arquitectura.
Realizar un informe relatando todos los procedimientos, resultados y dificultades en el práctico y
entregarlo, hasta la fecha indicada, en formato PDF en adjunto con el código-fuente HDL y el formato
de onda VWF por vı́a de la tarea asignada en Moodle.

5. Conclusiones
Descripción de las conclusiones e de lo que se puede y no se puede inferir de los resultados obtenidos
presentados en la sección 4.
Obedecer a los formatos de informe (LATEX, ODT o DOCX) que están disponible en Moodle.

2
Referencias
[1] Arduino Corporation, FPGA HDL Basics, Copyright 2019
c Arduino Corporation. https:
//www.arduino.cc/en/Tutorial/VidorHDL

[2] Arduino Corporation, Getting Started with the Arduino MKR Vidor 4000, Copyright 2019
c
Arduino Corporation. https://www.arduino.cc/en/Guide/MKRVidor4000#toc7

[3] Katz, Randy; Boriello, Gaetano, Contemporary Logic Design. ISBN-10: 0201308576. ISBN-
13: 978-0201308570. Prentice Hall. 2004.

[4] Altera Corporation, Quartus Prime Introduction Using VHDL Designs, Copyright 2016
c
Altera Corporation. http://dea.unsj.edu.ar/sda/Tut1_quartus_intro_vhdl.pdf

[5] Altera Corporation My First FPGA Design Tutorial, Copyright 2008

c Altera Corpora-
tion. https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/tt/
tt_my_first_fpga.pdf