DIAGRAMA DE ESTADOS

CICLO ASCENDENTE PARA EL CONTADOR CON PRECARGA EN 0000 Y FINAL EN 1111

0000
1111 (0) 0001
(15) (1)
1110 0010
(14) (2)

1101 0011
(13) (3)

1100 0100
(12) (4)

1011 0101
(11) (5)

1010 0110
(10) (6)
1001 0111
(9) 1000 (7)
(8)

DIAGRAMA DE SEÑALIZACIÓN
 DIAGRAMA DE ESTADOS

CICLO DESCENDENTE PARA EL CONTADOR CON PRECARGA EN 0000 Y FINAL EN 1111

0000
0001 (0) 1111
(1) (15)
0010 1110
(2) (14)

0011 1101
(3) (13)

0100 1100
(4) (12)

0101 1011
(5) (11)

0110 1010
(6) (10)
0111 1001
(7) 1000 (9)
(8)

DIAGRAMA DE SEÑALIZACIÓN
 DIAGRAMA DE ESTADOS

CICLO ASCENDENTE PARA EL CONTADOR CON PRECARGA EN 0101 Y FINAL EN 1000

0000 0001

(0) (1)

0011 0100

0010 (3) (4)

(2)

0101
(5)

1000 0110
(8) (6)

0111
(7)

DIAGRAMA DE SEÑALIZACIÓN
 DIAGRAMA DE ESTADOS

CICLO ASCENDENTE PARA EL CONTADOR CON PRECARGA EN 0101 Y FINAL EN 1000

0000 1111

(0) (15) 1010

1101 1100 (10)
1110 (13) (11)

(14) 0101

0100 (11)

(8)

0101 0111
(5) (7)

0110
(6)

DIAGRAMA DE SEÑALIZACIÓN
 UNIVERSIDAD MAYOR REAL Y PONTIFICIA
“SAN FRANCISCO XAVIER DE
CHUQUISACA”
FACULTAD DE TECNOLOGÍA

CONTADOR SÍNCRONO ASCENDENTE

Y DESCENDENTE CON PRECARGA

Primer Proyecto

Estudiante: José Luis Cardozo Gonzales

Docente: Ing. Fernando Solares A.
Asignatura: Electrónica Digital II

Agosto de 2016
INTRODUCCIÓN

En los contadores síncronos todos los FFs se sincronizan al mismo tiempo. Antes
de cada pulso de reloj, las entradas J y K de cada FF en el contador deben estar en
el nivel correcto para asegurar que el FF cambie al estado correcto. Por ejemplo,
considere la situación en la que el estado 101 para el contador CBA debe ir seguido
del estado 011. Cuando ocurre el siguiente pulso de reloj, las entradas J y K de los
FFs deben estar en los niveles correctos que hagan que el flip-flop C cambie de 1 a
0, que el flip-flop B cambie de 0 a 1 y el flip-flop A de 1 a 1 (es decir, no cambie).

En consecuencia, el proceso de diseñar un contador síncrono se convierte en el

proceso de diseñar los circuitos lógicos que decodifiquen los diversos estados del
contador para suministrar los niveles lógicos apropiados a cada entrada J y K en el
tiempo correcto. Las entradas para estos circuitos decodificadores provendrán de
las salidas de uno o más FFs. Para ilustrar esto, en el contador síncrono de la figura
la compuerta AND que alimenta las entradas J y K del flip-flop C decodifica los
estados de los flip-flops A y B. De igual forma, la compuerta AND que alimenta las
entradas J y K del flip-flop D decodifica los estados de A, B y C.