Circuitos Digitales: 2017-2

- Capítulo 7 -

Latches, Flip-flops y
Temporizadores

Prof. Oscar E. Ramos, Ph.D.

(24 de octubre del 2017)

 Objetivos

• Entender y analizar los circuitos lógicos secuenciales

elementales
• Entender las diferencias entre los diferentes tipos de
Flip-flops y sus aplicaciones

2
 Contenido

1. Introducción: Circuitos Secuenciales

2. Latches

3. Flip-flops

4. Características de operación de flip-flops

5. Aplicaciones de flip-flops

6. El temporizador 555

3
 Introducción

• Tipos de Circuitos Digitales:

- Circuitos (sistemas) combinacionales
- Circuitos (sistemas) secuenciales

• Circuitos combinacionales:

x1 z1
x2 Circuito z2
combinacional
xn zm

- Las salidas zi son funciones solamente de las actuales entradas xi

zi  f i ( x1 , x2 , , xn )

4
 Introducción

• Circuitos secuenciales:
x1 z1
xn Circuito zm
combinacional

s1 sr Sr S1

Memoria

- Las salidas zi son funciones de las entradas actuales xi y de los estados

actuales si.
zi  f i ( x1 , , xn , s1 , , sr )
- Los estados siguientes Si son funciones de las entradas actuales xi y de los
estados actuales si.
Si  hi ( x1 , , xn , s1 , , sr )
5
 Contenido

1. Introducción: circuitos secuenciales

2. Latches

3. Flip-flops

4. Características de operación de flip-flops

5. Aplicaciones de flip-flops

6. El temporizador 555

6
 Latches

• ¿Cómo se comporta el siguiente circuito?

Con Con
Al realimentar
S=1 S=0
la salida …

- Se mantiene permanentemente en 1: Latch Set (S)

• Modificando el circuito …

Con Con
R=1 R=0

- Se mantiene permanentemente en 0: Latch Reset (R)

7
 Latches

• Un latch tiene “memoria” (“almacena” un 0 o 1)

• Representando el latch S con compuertas NOR solamente:
- La salida es Q y el valor intermedio es

• Para poder “resetear” (Q=0): aprovechar N2

Latch SR
8
 Latches
Latch S-R (Set-Reset)

• Es un dispositivo bi-estable realimentado cuya salida (Q) puede

permanecer en el estado 1 (SET), o 0 (RESET)
- El estado depende de los pulsos en las entradas

Latch SR (entradas
activas en alto)

Latch ̅ (entradas
activas en bajo)

9
 Latches
Latch S-R (Set-Reset)

• Análisis del latch ̅ (NANDs)

- Operación SET

Estado inicial:
RESET (Q = 0)
Una vez que el
latch está en
modo SET, se
queda así (hasta
que se active
RESET)

Estado inicial:
SET (Q = 1)

10
 Latches
Latch S-R (Set-Reset)

• Análisis del latch ̅ (NANDs)

- Operación RESET

Estado inicial:
SET (Q = 1)

Una vez que el

latch está en
modo RESET,
se queda así
(hasta que se
active SET)
Estado inicial:
RESET (Q = 0)

11
 Latches
Latch S-R (Set-Reset)

• Análisis del latch ̅ (NANDs)

- Operación: Sin cambio

Ambas entradas
inactivas (en ALTO)

- Operación no válida

Ambas entradas
activas (en BAJO)

12
 Latches
Latch S-R (Set-Reset)

• Análisis del latch ̅ (NANDs)

- Tabla de verdad

- Expresión algebraica
• Entradas: S, R, Qactual
• Salida: Q

13
 Latches
Latch S-R (Set-Reset)

• Circuito integrado: 74XX279A

- Contiene 4 latches

• Ejemplo
Determinar la señal de salida Q dadas las siguientes entradas a un latch ̅

14
 Latches
Latch S-R (Set-Reset)

• Ejemplo de aplicación: eliminación de rebotes

- Problema: rebote en conmutadores

- Solución: Uso de latch ̅

15
 Latches
Latch S-R (Set-Reset)

• Ejemplo de aplicación
En el siguiente circuito, la luz se enfoca en un fototransistor en configuración emisor
común que funciona como un switch.

a) ¿Cómo se resetea el latch?

b) Si el latch ha sido reseteado anteriormente, ¿qué pasa cuando la luz se interrumpe
momentáneamente?

Aplicación: convertir una ocurrencia momentánea en una salida constante

16
 Latches
Latch S-R con habilitación

• Habilitación (ENABLE): usando AND o NAND (según el latch)

S S

EN EN

R R

• Símbolo lógico

El latch no cambia
a menos que EN
(enable) esté
activo (ALTO)

17
 Latches
Latch S-R con habilitación

• Ejemplo:
Determinar la señal de salida para un latch SR con entrada de habilitación

18
 Latches
Latch D

• Llamado latch transparente (D = data, delay)

• Es un latch con una sola entrada
- Basado en el latch SR con habilitación

- La salida Q sigue (almacena) la señal de entrada

19
 Latches
Latch D

• Implementación:
- Circuito integrado 74XX75: 4 latches D

• Ejemplo:
Determinar la señal de salida para un latch D

20
 Contenido

1. Introducción: circuitos secuenciales

2. Latches

3. Flip-flops

4. Características de operación de flip-flops

5. El temporizador 555

6. Aplicaciones

21
 Reloj y Circuitos Síncronos

• Señales de reloj
Señal periódica compuesta por un tren de pulsos (de igual frecuencia)

Flanco de subida
(positivo)

Flanco de bajada
(negativo)

• Circuitos Síncronos:
Solo cambian en el flanco positivo o negativo del reloj (CLK, C = clock)

Activado por Activado por

flanco de subida flanco de bajada 22
 Flip-Flops

• Son dispositivos síncronos

- Notar que los latches son asíncronos pero los flip-flops son síncronos

• Ejemplos

23
 Flip-Flops
Flip-flop S-R

• Es similar al latch S-R con habilitador pero activado por flanco del reloj

24
 Flip-Flops
Flip-flop S-R

• Ejemplo:
Determinar las salidas del flip flop S-R para las entradas mostradas. El flip-flop
se encuentra inicialmente en estado RESET

25
 Flip-Flops
Detector de Flancos

• Aprovecha el retardo de las compuertas

• Ejemplo: de latch S-R (con habilitador) a flip-flop S-R

26
 Flip-Flops
Flip-flop D

• Es similar al latch D pero activado por flanco del reloj

• Tabla de funcionamiento:

• Uso: almacenar la entrada

27
 Flip-Flops
Flip-flop D

• Ejemplo
Determinar la salida del Flip-Flop D activado por flanco de subida

• Implementación: Circuito 74XX74 (2 flip-flops D)

28
 Flip-Flops
Flip-flop J-K

• Similar al flip-flop S-R pero no tiene estados inválidos

• Funcionamiento:

Basculación
= “toggle”

29
 Flip-Flops
Flip-flop J-K

• Funcionamiento:

Modo SET Modo RESET

Modo TOGGLE Modo Sin Cambio

30
 Flip-Flops
Flip-flop J-K

• Ejemplo
Determinar la salida del Flip-Flop J-K activado por flanco de bajada

• Implementación: Circuito 74XX112 (2 flip-flops J-K por flanco de bajada)

31
 Flip-Flops
Entradas Asíncronas

• Entradas asíncronas: no dependen de la señal del reloj

• Usualmente 2:
- Entrada PRE (preset): pone el flip-flop en modo set (Q=1)
- Entrada CLR (clear): pone el flip-flop en modo reset (Q=0)
• Ejemplo:

32
 Contenido

1. Introducción: circuitos secuenciales

2. Latches

3. Flip-flops

4. Características de operación de flip-flops

5. El temporizador 555

6. Aplicaciones

33
 Características de Propagación

• Retardo de propagación
- Intervalo de tiempo desde que se aplica la entrada hasta que la salida
cambia
- Tipos:
• tPLH: transición de bajo (Low) a alto (High)
• tPHL: transición de alto (High) a bajo (Low)

- También hay tPLH y tPHL con respecto a las entradas asíncronas

34
 Características de Propagación

• Tiempo de establecimiento
- En inglés: setup time (ts)
- Intervalo mínimo que el nivel lógico debe mantenerse constante en J, K, S,
R o D antes del flanco de disparo del reloj (positivo o negativo)

• Tiempo de mantenimiento
- En inglés: hold time (th)
- Intervalo mínimo que el nivel lógico debe mantenerse constante después
del flanco de disparo del reloj

35
 Características de Propagación

• Frecuencia máxima de reloj (fmax)

- Mayor velocidad a la que se puede disparar el flip-flop de manera fiable
- Si freloj > fmax, el flip-flop puede no funcionar adecuadamente

• Disipación de potencia
- Potencia total consumida por el dispositivo
- Indica la capacidad de la fuente requerida
- Ejemplo:
Un sistema utiliza 10 flip-flops, y cada uno disipa una potencia de 25 mW. Si se
alimenta con una fuente de 5V, ¿qué corriente debe poder suministrar la fuente?

36
 Contenido

1. Introducción: circuitos secuenciales

2. Latches

3. Flip-flops

4. Características de operación de flip-flops

5. Aplicaciones de Flip-Flops

6. El temporizador 555

37
 Aplicaciones de Flip-Flops
Almacenamiento de Datos Paralelo

• Se puede utilizar flip-flops D en paralelo (de

manera simultánea)
• Ejemplo: diagrama temporal

38
 Aplicaciones de Flip-Flops
División de Frecuencia

• Implementación con Flip-Flops D o J-K (modo toggle)

• Mayor división de frecuencia: flip-flops en serie

39
 Aplicaciones de Flip-Flops
Contadores

• Se puede usar el flip-flop J-K

40
 Contenido

1. Introducción: circuitos secuenciales

2. Latches

3. Flip-flops

4. Características de operación de flip-flops

5. Aplicaciones de Flip-Flops

6. El temporizador 555

41
 El temporizador 555

• Es un circuito analógico con dos modos:

- Multivibrador monoestable (one-shot)
- Multivibrador astable (oscilador): genera señales de “reloj” (pulsos
periódicos)

• Empaquetadura del circuito

42
 El temporizador 555

• Estructura interna

43
 El temporizador 555

• Modo astable: genera pulsos periódicos

1.44
f 
( R1  2 R2 )C1

- Característica de operación

t L  0.693R2C1
t H  0.693( R1  R2 )C1

44
 El temporizador 555

• Ejemplo
Determinar la frecuencia de salida y el ciclo de trabajo

45
 Resumen

• Los latches son dispositivos de memoria cuyo estado depende de sus

entradas asíncronas
• Los flip-flops son similares a los latches pero el cambio de estado
solo se realiza en los flancos de la señal de reloj
• La ventaja del flip-flop J-K sobre el flip-flop S-R es que no presenta
condiciones no válidas
• En el diseño de circuitos secuenciales se deben tener en cuenta las
características de operación de los integrados a usar.
• El temporizador 555 es un multivibrador astable que se puede usar
para generar señales de reloj en los circuitos secuenciales.

46
 Referencias

• T.L. Floyd, Digital Fundamentals, 11th ed, Edinburgh Gate, England:

Pearson Education Limited, 2015 (Capítulo 7)

• V. Nelson, H.T. Nagle, B.D. Caroll, J.D. Irwin, Digital Logic Circuit Analysis
and Design, Upper Saddle River, NJ: Prentice Hall, 1995 (Capítulo 6)

• R.J. Tocci, N.S. Widmer and G.L. Moss, Sistemas digitales: Principios y
aplicaciones, 10a ed, Mexico D.F.: Pearson Education, 2007 (Capítulo 5)

47