Circuite logice cu tranzistoare bipolare Eugenie Posdărăscu - CED-C08

aei.geniu.ro

Cursul 08

C03 CIRCUITE LOGICE CU TRANZISTOARE BIPOLARE

C03.5 Circuite logice din familia TTL

Au evoluat din DTL modificând structura, circuitul logic fiind realizat cu ajutorul
+VCC unui tranzistor iar ca etaj de ieşire se foloseşte un „stâlp
R1 4k R 16k R 130k totemic” dar şi prin perfecţionarea tehnologiei utilizate.
2 4

Poarta standard e de tip „shield” ca în fig.7.6 unde :

T1 T4
- T1 şi R1 realizează funcţia logică
T2 T5
- T4 şi dioda T5 - repetor care are loc de a încărca rapid
T3 capacitatea de sarcină
R3 1k
- T3 - inversor având rol de a descărca rapid capacitatea de

fig. 7.6 revenire

- T2 - repetor de fază care comandă în antifază cele 2
tranzistoare din „stâlpul totemic” de ieşire
- T3 şi T4 - stâlp totemic

Presupunem că ambele intrări sunt alimentate la  VCC  T1 funcţionează în RAI

injectând curent în baza lui T2 care se saturează şi îl comandă pe T3 saturândul (cu ajutorul
tensiunii din emitor) iar cu tensiunea de colector îl comandă în bază pe T4 care se blochează
 tensiunea de ieşire egală cu tensiunea de saturaţie a lui T3 care are un nivel coborât.

Dacă una din intrări are nivel coborât  T1 se saturează şi blochează pe T2 deoarece
tensiunea din baza sa nu este suficientă pentru a intra în conducţie. Tranzistorul T2 fiind
blocat curentul prin R3 este 0 deci joncţiunea BE a lui T3 nu este deschisă. Baza tranzistorului
T4 este conectată prin R2 .

Pentru ambele intrări la nivel ridicat avem:

iB 2  iB1  iLiB1 unde iL are valori de ordinul 10 3  10 2  iB 2  iB1  iR1 .

VCC  VBC1  VBE 2  VBE 3 5  3  0.8

iB 2  iR1   =0.65 mA
R1 4

VCC  VCE sat  VBE 3

iC 2 sat  =2.56 mA
R2

-1-
Circuite logice cu tranzistoare bipolare Eugenie Posdărăscu - CED-C08
aei.geniu.ro

iC 2 sat i 2.56
iB 2SI   iB 2  02  C 2 sat   4  T2 este saturat
02 iB 2 0.65 n
atunci când T1 funcţionează în RAI

VBE 3 x
iB 3  iB 2  iC 2 sat  =0.65 + 2.56 –0.8 =2.4 mA w
R3 fig. 7.7

iC 3  NiiL  VCE3 sat  VBE 3  VBE 4  VT5  VCE3 sat  cele 2 joncţiuni (4 şi 5) sunt blocate
(dacă nu exista T5  VBE T1  VBE T3  T4 în conducţie )

VCE sat 0  T2 blocat  T3 blocat  T4 în conducţie prin R2 .

Caracteristica de transfer a porţii TTL

+ VC C
Dacă T2 blocat  T3 blocat  T4 în conducţie  schema
R2 R4
echivalentă din fig.7.8 unde
T4 v0  V0 H  VCC  R2iB 4  VBE 4  VT5 = 3.4 V
T5
V0H min =2.4 V, Vi1  VCE sat  VBE  Vi1 =0.6 V  T2 intră în
fig. 7.8 saturaţie

v0
R2 Vi 2  VCE sat  VBE 2  VBE 30  Vi 2 =1.45 V  T3 intră în
R3
V0H conducţie

V0L Vi 3  VCE sat  VBE 2  VBE 3  Vi 3 =1.6 V, V0 L  VCE sat .

vi
vi1 vi2 vi3
Caracteristica de transfer este cea din fig.7.9 unde tensiunea
fig. 7.9 de saturaţie a lui T are 2 componente :
3

- este dată de diferenţa de tensiune intrinsecă pe cele două joncţiuni polarizate direct (se
deduce folosind ecuaţiile Ebers-Moll);
- este dată de căderea de tensiune pe rezistenţa ohmică produsă de curentul de colector.
Rezistenţa ohmică a colectorului este  10 . Ţinând cont de dispersia de fabricaţie n 
V0L max =0.4 V (în cazul cel mai defavorabil de temperatură şi încărcare maximă la ieşire).

Din caracteristica de transfer, teoretic, valoarea maximă a

VCC = 5 V
tensiunii de intrare considerând nivelul „0” logic este fie Vi1 fie Vi 2
V = 2 .4 V
dacă valoarea n-a scăzut sub 3.4 V. Din dispersia de fabricaţie în M Z H 0 H m in
V iH m a x = 2 V
catalog ViL max =0.8 V Vp
V = 0 .8 V
Ţinând cont de aceste date (fig.7.10) se pot determina marginile M Z L iL m in
V 0 L m a x = 0 .4 V
statice de zgomot:
0V
MZL  V0 H min  ViH min =0.4 V, MZL  ViL max  V0 L max =0.4 V fig . 7 .1 0

V prag logic =1.5 V.

-2-
Circuite logice cu tranzistoare bipolare Eugenie Posdărăscu - CED-C08
aei.geniu.ro

Caracteristica de intare a porţii TTL

Pentru circuitul din fig.8.1 carcateristica de intrare este cea din fig.8.2 unde :
V  VBE1
V0H
I iL  CC  1.05 mA  I iL <1.6 mA (nici în cazul cel
R1
ii
mai nefavorabil I iL nu depăşeşte 1.6 mA. Cum
v0 VCC  VBE1  Vi
-

vi  (0,Vi1 )  ii    vi  (Vi1 ,Vi 2 ) 

vi -
-
R1
fig. 8.1 caracteristica este aproximativ o dreaptă de pantă
ii R1 || (02R2 ) .

Dacă vi  Vi 3  T1 funcţionează în RAI  iE1  i1iB1

Vi1 Vi2 Vi3 IiH
vi   i1iB1 .
şi I iH
VCC
În fig.8.3 este prezentată
E1 E2 B C
-I iL o secţiune prin tranzistorul T1
fig. 8.2 unde   lateraliB lateral
I iH este n+ n+
p
curentul de colector al tranzistorului lateral, n
substrat (p)
Creşterea vitezei de recombinare (micşorarea lui lateral )
se face în două moduri: prin dopare cu Au sau prin mărirea fig. 8.3
distanţei dintre E1 şi E2 (aceasta nu poate însă fi mărită prea mult).

Prin reflexie, pot apărea tensiuni negative la intrarea porţii

comnadate. Pentru eliminarea reflecţiei se folosesc diode aşa ca în
 este curentul invers al diodelor de limitare.
fig.8.4 unde I iH

  I iH
Aşadar I iH  I iH   I iH
  I iH
  I iH
 iar valoarea sa este mai
mică de 40 A.
fig . 8 .4 Valoarea maximă a tensiunii de intrare Vi max =5.5 V nu produce
creşterea puternică a curentului de intrare. Creşterea curentului de intrare atunci când U int <0
poate avea două cauze :
-intrarea în conducţie a diodei de protecţie
-intrarea în conducţie a diodei substrat – colector
Dacă U int >  Vi min >0.

Caracteristica de ieşire a porţii TTL i0

Pentru circuitul din fig.8.5 caracteristica de ieşire dă

-

- v0
-
dependenţa uies de iies . Ea se ridică în două situaţii: pentru ieşire
aflată în starea „1” logic sau „0” logic fig. 8.5

-3-
Circuite logice cu tranzistoare bipolare Eugenie Posdărăscu - CED-C08
aei.geniu.ro

a) Caracteristica de ieşire pentru ieşire în stare „0” logic

Această caracteristică este prezentată în fig.8.6 pentru
i0
care avem : V0 L  VCE3 sat  i0 rC sat şi I 0L max =16 mA.
iB3=2.4 mA
Rezistenţa dinamică prezentată la ieşire are valoarea
I0L r0 L  rC sat =10  sau mai mică.

V0L VCC
vi În cazul maxim al curentului de intrare io  0iB 3 =
fig. 8.6 40  2.4 =96 mA tranzistorul T3 se poate distruge.

b) Caracteristica de ieşire pentru ieşire în stare „0” logic

+ VCC În acest caz T1 şi T3 sunt blocate  circuitul devine cel din
R2 R4 fig.8.7 iar caracteristica este cea din fig.8.8.

T4
Presupunem T4 saturat când uies =0  I 0 sc  iR2  iR4
VCC  VBE 4  VBE 5 V V V
T5 , iR2  , iR4  CC CE 4 sat BE 5 
R2 R4
-

- v0
- I 0 sc = 34 mA .
fig . 8 .7
i0
Curentul de scurt are valori cuprinse între
Iosc 22 mA şi 50 mA.
I’0
Curentul de ieşire se calculează cu relaţia :
V0H
vi V  VBE 4  VBE 5  v0 VCC  VCE 4 sat  VBE 5  v0
V’0 VCC i0 = CC + .
R2 R4
fig. 8.8
Rezistenţa dinamică de ieşire (când T4 saturat ) este
R2
R2 || R4  120  = r0H . Pentru v0  V0 avem r0H   40 .
01

VBE 4  VCE 4 sat

R2iB 4  VBE 4  0iB 4 R4VCE 4 sat  iB 4  . Condiţia de saturaţie este:
0 R4  R2
0 R4  R2 .

R2 (VBE 4  VCE 4 sat )

V0  VCC   VBE 4  VBE 5 . Pentru  0 =40  V0 =3.1 V, I 0 =8 mA iar
0 R4  R2
pentru  0 =20  V0 =2.3 V.

I I 
I 0 H >800 A (400 A)  I 0H max =800 A (400 A). N max  min  0 H max , 0 L max  
 I iH max I iL max 
- pentru I 0H max =800  N max =min {20,10} =10

- pentru I 0H max =400  N max =10

-4-
Circuite logice cu tranzistoare bipolare Eugenie Posdărăscu - CED-C08
aei.geniu.ro

Caracteristica de alimentare a porţii TTL

Reprezintă dependenţa curentului absorbit în funcţie de tensiunea aplicată pe ambele
intrări.
ICC Această dependenţă este reprezentată în fig.9.2 pentru
VCC schema din fig.9.1. unde avem

- Vi1 - tensiunea la care intră în conducţie T2  0.65 V

vi v0
- Vi 2 - tensiunea la care intră în conducţie T3  0.065 V / 1.45 V
fig. 9.1
- Vi 3 - tensiunea de saturaţie T3  1.6 V

i CC Avem:
ICC varf
-pentru Vi  (0, Vi1 )  curentul de alimentare
VCC  VBE1  vi
ICCH I CC =  i R1  curentul de alimentare pentru
ICCL R1

Vi1 Vi2 Vi3

vi tensiunea de intare 0 I CCL  1.05 mA

fig. 9.2 -pentru Vi  ( Vi1 , Vi 2 )

VCC  VBE1  vi V V  v
 I CC = iR1  iR2    02 CE1 sat BE 2 i
R1 R3

-pentru Vi  ( Vi 2 , Vi 3 ) 

La un moment dat pentru Vi > Vi 2 , T2 , T3 şi T4 funcţionează în RAN. Pentru T2 , T3 şi

VCC  VBE1  vi
T4 în conducţie avem I CC = iR1  iR2  iR4 , unde iR1  .
R1

În continuare presupunem cunoscut iBT2  iR4  04iB 4 , iR2  iB 4   02i B 2 ,

VBE 3 iE 4 i  i  V
iB 3  (02  1)iB 2  , iB 4   C 3  03 B 3  03 ((02  1)iB 2  BE 3 ) 
R3 04  1 04  1 04  1 04  1 R3
VCC  VBE1  vi  V
I CC   03 ((02  1)iB 2  BE 3 )(04  1)  02  iB 2 .
R1 04  1 R3

Condiţia de saturare pentru T4 (când incă există relaţia iC  0iB ) este

R2 (02iB 2  iB 4 )  VBE 4  04iB 4 R4  VCE 4 sat .

VBE 3
VBE 4  VCE 4 sat  A
R3
Notăm iB 2  valoarea lui iB 2 la care T4 intră în saturaţie şi T3 în
(02  1) A  02 R2
03
RAN, unde A  (04 R4  R2 ) .
04  1

-5-
Circuite logice cu tranzistoare bipolare Eugenie Posdărăscu - CED-C08
aei.geniu.ro

Scriind legea a II a lui Kirchoff pe VCC , T2 ,VBE 4 , T5 ,VCE3 sat obţinem

VCC  R2 (02iB 2  iB 4 )  VBE 4  VCE3 sat  valoarea lui iB 2 la care T3 intră primul în saturaţie
R2
VCC  VBE 4  VBE 5  VCE3 sat  B VBE 3
R3 02
iB 2  , unde B   1.
02 R4  (02  1) R2 B 03  1

 = 32.5
Dacă  0 =40  i B 2 =44A şi iB 2 =38 A  T3 intră primul în saturaţie  I CC
mA
 = 32.5
Dacă  0 =50  i B 2 =28A şi iB 2 =31 A  T4 intră primul în saturaţie  I CC
mA
Se alege I CC varf  35 mA 
VCC  VCB1  VBE 2  VBE 3 VCC  VCE 2 sat  VBE 3
I CCH  iR1  iR2    3.2 mA
R1 R2

Puterile sunt PCCL  VCC I CCL =5.25 mW, PCCH  VCC I CCH =16 mW,
1
Pd  ( PCCL  PCCH )  10.7 mW (semnalul de intrare are frecvenţă coborâtă
2
Pentru a micşora de intrare a sursei de alimantare se conectează condensatoare de
decuplare la cel puţin două trei cip-uri.

Regimul tranzitoriu al porţii TTL standard

După cum se ştie TTL este un circuit de mare viteză. Timpul
mediu de propagare a semnalului prin TTL  10 ns. Timpii frontului v0
semnal de ieşire sunt datoaraţi capacităţii de sarcină. Descărcarea
capacităţii de sarcină se datoarează TTL în timp ce descărcare este vi

asigurată de repetorul T4 .
t fH L t fLH
În fig.9.3 sunt prezentae duratele fronturilor la ieşire care au fig. 9.3
(V  V0 L )CS
valorile : t fHL  0 H şi t fLH  2.3Ries (T4 )CS unde Ries (T4 ) 120
03iB 3
 dacă T4 este saturat şi  40  dacă T4 este în RAN.

Elementul care contribuie la duratele fronturilor ( C S ) are mai multe componente:

- dacă poarta comandă un număr N de circuite idendice atunci capacitatea va fi N Cint unde
este Cint este capacitatea de intrare a porţii (este neliniară) şi este dată în mare proporţie de
capacitatea de barieră a diodei de evitare a reflexiei (polarizată invers) şi de capacitatea
joncţiunii BE a T1 . Pe durata tranziţiei când T2 este în RAN şi T1 este saturat se mai reflectă
la intrare şi Cint a lui T2 , care este destul de mare datorită amplificării destul de mari a lui T2 .
Valorile tipice pentru Cint sunt 2.53.5 pF.

-6-
Circuite logice cu tranzistoare bipolare Eugenie Posdărăscu - CED-C08
aei.geniu.ro

- capacitatea firelor de legătură cu celelalte circuite comandate cu valori tipice de 13

pF
- capacitatea de ieşire proprie a poaţii formată din capacităţile de variaţie a joncţiunii
BE a T5 şi din capacităţile de barieră a joncţiunii de colector (polarizată invers) a T3
cu valorea totală de  7 pF
În afară de aceste capacităţi, la timpii de propagare mai contribuie şi timpii de
comutare ai tranzistorilor intrinseci. Timpul de comutare este mic. Comutarea din blocare a
T3 se realizează într-un timp relativ mic, căci curentul de bază ce comndă comutarea lui T3
are valore destul de mare.
Comutarea inversă a T2 (saturare - blocare) se realizează într-un timp aproximativ
scurt, căci curentul invers de bază al lui T2 este curentul de emitor al lui T1 ce lucrează pentru
scurt timp în RAN.
Comutarea directă (blocare – saturare) a lui T3 se realizează în timp scurt, căci
curentul de comndă în bază al lui T3 este mare.

Comutarea inversă a lui T3 este însă mai lentă, căci după blocarea lui T2 , practic
VCE 3
curentul invers de bază este iB 30   0.8 mA.
R3

Timpul de comutare al lui T4 este relativ mic, căci curentul de comandă din bază este
mare.

-7-