Circuite logice cu tranzistoare cu efect de câmp Eugenie Posdărăscu - CED-C11

aei.geniu.ro

Cursul 11

C04 CIRCUITE LOGICE IN TEHNOLOGIE MOS

C04.1 Comutator electronic cu tranzistor cu efect de câmp

Pentru aceste circuite se folosesc în general tranzistoare MOS (fig.9.1) cu canal indus
de tip N sau de tip P sau combinate.
D D
În funcţie de tipul tranzistoarelor există circuite tip :
G B
N-MOS, P-MOS sau C-MOS
G B
Se folosesc ecuaţiile de funcţionare ale unui
S S tranzistor MOS (ecuaţiile lui Sah) unde:
a) b)
- V p - valorea tensiunii grilă-sursă de la care apare inversiunea
fig. 11.1
în canalul dintre sursă şi drenă; este de obicei constantă,
zona
saturatie
depinzând în general de temperatură şi de diferenţa de
iD
zona
VG3 Vp
< potenţial dintre sursă şi substrat.
liniara
VG2 Vp
<
VG1 Vp
< Pe carcacteristica tranzistorului MOS (fig.9.2) avem:
VG <Vp
vD Pentru 0 < VD < VG - V p cu VG > Vp şi
fig. 11.2 1 C z
iD  k ((VG  V p )VD  VD2 ) unde k  n ox iar :
2 L
-  n - mobilitatea purtătorilor majoritari din canal
- Cox capacitatea pe unitatea de suprafaţă a condensatorului format între porţi
- z - adâncimea canalului
- L - lungimea canalului
z
- - factor de formă al tranzistorului. ( k pentru tranzistoare cu acelaşi factor
L
de formă este diferit).
k
Pentru VD > VG - V p avem iD  (VG  V p ) 2 .
2
pF
Valoarea uzuală pentru Cox când izolatorul este de SiO2 este de aproximativ 1 ,
mm 2
iar dimensiunile uzuale pentru z şi L sunt cuprinse între 2 şi 100 (funcţie de tensiunea de
alimentare).
Folosit ca element de comutaţie tranzistorul cu efect de câmp se foloseşte în regiunea
de blocare şi în regiunea de conducţie liniară :
- când este blocat, curentul dintre sursă şi drenă este foarte mic (de ordinul nA)
- când este în conducţie în zona liniară (comutator închis) între sursă şi drenă se comportă ca o
rezistenţă echivalentă, neconţinând şi o tensiune reziduală.

-1-
Circuite logice cu tranzistoare cu efect de câmp Eugenie Posdărăscu - CED-C11
aei.geniu.ro

C04.2 Circuite logice CMOS

+ VD D
Structura fundamentală în realizarea circuitelor CMOS o
Tp
reprezintă inversorul CMOS a cărui schemă este cea din fig.9.3 unde
avem valoarea tensiunii de prag standard este V p =1.53 V. vi Tn v 0

Tranzistorul Tn este blocat dacă vi =0 sau vi < V p  U SG (Tp ) =

fig. 11.3
VDD - vi > V pp  T p în conducţie (presupunând iniţial că VDD > V pn + V pp )
 v0 = VDD = V0 H (nu depinde de parametrii tehnologici ai tranzistorului). Dacă vi > V pn şi
U SG (Tp ) = VDD - vi < V pp  T p blocat şi Tn în conducţie  v0 = V0 L  0.

03.6.1 Caracteristica de transfer a inversorului CMOS

v0
I
V0H=VDD II
V01
Aceasta este prezentată în fig.9.4 unde se disting 5 zone III
V02 IVVDD
(se presupune că VDD > V pn + V pp ): vi
Vpn VprL Vpp
I - Tn blocat şi T p în conduce la curenţi de drenă foarte MZH MZL

mici iar v0 = VDD . fig. 11.4

II - Tn intră în conducţie în regiunea de saturaţie ( U SD = v0 ) iar T p lucrează în regiunea

liniară (nu are canalul complet închis). În acest caz avem:

kn kp 1
i Dn  i D p  (vi  V pn ) 2 = ((VDD  vi )(VDD  v0 )  (VDD  v0 ) 2 )
2 2 2
kn
 v0 II  vi  V pp  (VDD  V pp  vi ) 2  a 2 (vi  V pn ) 2 unde a 2  .
kp

III. Tn şi T p sunt în conducţie în regiunea de saturaţie. La modelul simplificat

considerat pentru tranzistor panta în această zonă este infinită.
Tensiunea de prag se obţine scriind egalitatea curenţilor celor 2 tranzistori când
amândoi sunt în zona de saturaţie. Obţinem:

kn kp VDD  V pp  aV pn
(V prL  V pn ) 2 = (VDD  V prL  V pp ) 2  V prL  .
2 2 a 1
Dacă a =1 (avem acelaşi prag de conducţie k p  kn ) şi Vpp  V pn  V p atunci
VDD
V prL  .
2
Inversorul CMOS se apropie de un circuit ideal adică foloseşte complet excursia de
tensiune maxim posibilă de la ieşire.
VDD  V pp  aV pn VDD  a(V pp  V pn )
VDD  V01  VDD  VprL  Vpp  V01  Vpp  V prL = V pp  = .
a 1 a 1

-2-
Circuite logice cu tranzistoare cu efect de câmp Eugenie Posdărăscu - CED-C11
aei.geniu.ro

IV. Tn în regiunea liniară şi T p la saturaţie. Caracteristica de transfer se obţine scriind

kn v2 k p
egaliatatea curenţilor : ((vi  V pn )v0  0 ) = (VDD  vi  V pp ) 2 
2 2 2
1
v0 IV  vi  V pn  (vi  V pn ) 2  (VDD  V pp  vi ) 2 .
a2
VDD  a(V pp  V pn )
Pentru vi  V prL  v0 II  V prL  V pn  v0 II  .
a 1
V. T p blocat ( U SG < U prag ) şi Tn în conducţie la un curent foarte mic în regiunea
liniară la o tensiune U SD foarte mică  v0  0.

VDD  V pp  aV pn a(VDD  V pp )  V pp
MZH  V0 H  V prL  VDD  
a 1 a 1
VDD  V pp  aV pn
MZL  V prL  V0 L  .
a 1
VDD
Dacă a =1  MZH  MZL  (au valoarea maximă posibilă).
2
Dar MZH  V0 H  Vi(1) şi MZL  Vi(1)  V0 L .

3VDD  2V p
Pentru a =1 şi tensiuni de prag egale avem Vi (1)  şi
8
5VDD  2V p 5VDD  2V p 3VDD  2V p 3VDD  2V p
Vi(1)   MZH  VDD   şi MZL  .
8 8 8 8
VDD
Se poate observa că MZH  MZL  .
2
Ţinând cont de condiţiile cele mai defavorabile, marginile de zgomot asigurate de
producător se situează în jurul valorilor de 0.30.5 VDD .

Dacă VDD  Vpp  V pn din caracteristică dispar zonele II şi IV iar această caracteristică
arată ca în fig.9.5
Dacă VDD  V pp  Vpn apare o zonă de histerezis (fig.9.6) – o zonă în care ambele
tranzistoare sunt blocate. Valoarea tensiunii de ieşire depinzând de sensul din care se modifică
tensiunea de intrare.
v0 v0
V0H=VDD

vi vi
Vpn VDD=Vpn +Vpp VDD -Vpp Vpn VDD
fig. 11.5 fig. 11.6

-3-
Circuite logice cu tranzistoare cu efect de câmp Eugenie Posdărăscu - CED-C11
aei.geniu.ro

03.6.2 Caracteristica de alimentare + VD D

Aceasta este prezentată în fig.9.7 unde : Tp RS

iDD
-dacă vi  (V pn ,V prL ) ambele
IDDmax Tn
vi RS
tranzistoare sunt în conducţie 
k
iDD  iDn  n (vi  V pn ) 2
VDD 2 fig . 1 1 .8
vi
Vpn VprL VDD -Vpp
-dacă vi  (VprL ,VDD  Vpp ) atunci Tn în regiunea liniară şi T p
fig. 11.7
kp
la saturaţie  iDD  iD p  (VDD  vi  V pp ) 2 .
2
kn
Valoarea maximă a acestui curent va fi: iDD max  (V prL  V pn ) 2 =
2
kn VDD  V pp  aV pn k VDD  V pp  V pn 2
= (  V pn ) 2 = n ( ) .
2 a 1 2 a 1
Curentul absorbit este dependent de valoarea tensiunii de alimentare VDD . Cu cât
frecvenţa semanlului de intrare este mai mare cu atât puterea disipată de circuit creşte.
Dacă interconectăm circuite CMOS caracteristica statică de încărcare a circuitului este
foarte mare. Curentul de intrare într-un circuit CMOS este sub 9 nA.
Nivelul de tensiune la ieşire este afectat dacă interconectăm un inversor cu circuite din
alte clase sau comandăm sarcini rezistive.
Dacă se conectează o rezistenţă de sarcină RS la masă (fig.9.8) , V0 L nu este afectat
dar V0 H scade căci prin RS circulă un curent ce trbuie asigurat de tranzistorul T p .

Pentru RS =1 k nivelul tensiunii de ieşire poate să scadă cu 25%

Dacă RS se conectează la VDD , V0 H nu este afectat dar V0 L creşte (prin RS circulă un

curent ce trbuie asigurat de Tn ).

Dacă se conectează o rezistenţă de sarcină RS la masă iDp VDD

(fig.9.8) , V0 L nu este afectat dar V0 H scade căci prin RS circulă un
curent ce trbuie asigurat de tranzistorul T p .
vsDp
Pentru RS =1 k nivelul tensiunii de ieşire poate să scadă
cu 25%. fig. 11.9

Dacă RS se conectează la VDD , V0 H nu este afectat dar V0 L creşte (prin RS circulă un

curent ce trbuie asigurat de Tn ).

-4-
Circuite logice cu tranzistoare cu efect de câmp Eugenie Posdărăscu - CED-C11
aei.geniu.ro

03.6.3 Regimul tranzitoriu al inversorului CMOS

Depinde de capacităţile pe care lucrează la ieşire inversorul. Timpii de apariţie a

canalului tranzistorului comandat pentru a intra în blocare sunt foarte mici şi se neglijează.
Capacitatea circuitului inversor C S este formată din, capacitatea de intrare Cint ale
circuitelor similare comandate de acesta, capacitatea de ieşire a sa Cies şi de capacitatea firelor
de legătură de la ieşirea circuitului la intrarea altuia.
Valorile tipice sunt : pentru Cies  10 pF, pentru capacitatea medie de intrare  5 pF
(depinde de tensiunea de intrare a inversorului).
Ci
11.5 pF Valoarea maximă a acestei +VDD
capacităţi (fig.11.10) se atinge Tp
5 pF când tensiunea de prag este egală
cu tensiunea de intrare deoarece vi Tn v0
vi
VprL
când cele două tranzistoare sunt în
fig. 11.10 conducţie se reflectă în paralel pe fig. 11.11
intrare prin efect Miller capacităţile grilă-drenă ale celor două
tranzistoare (fig.11.11).
În fig.11.12 sunt prezentate răspunsurile tensiunilor de vi
vg
ieşire la excitarea cu un semnal dreptunghiular. Avem :
k t
iDn max  n (VDD  V pn ) 2 . C S se descarcă la curent constant pe tfLH
2 v0 tfHL
dv V1
durata t1 . iC  C 0  iDn max şi iDn max t1  C (VDD  V1 ) , 0.9V1
dt V2 t
C (VDD  V1 ) vDn t1 t2 t3 t4
unde V1  VDD  V pn  t1  .
iDn max

kn 1 t
După Vies  V1 avem iDn  (VDD  V pn )v0  v02 ) 
2 2 vDp

 2V  v
v0
2C dv0 2CS
t2  S
kn V1
v
2
0
 n ln 1 0 , unde  n 
 v0V1 2 v0 k n (VDD  V pn )
.
t
fig. 11.12
n
Dacă V2  0.1V1 atunci t 2  ln 19 .
2
t fHL  t1  t2 , pentru valori uzuale t fHL este de ordinulcâtorva zeci de ns.

-5-
Circuite logice cu tranzistoare cu efect de câmp Eugenie Posdărăscu - CED-C11
aei.geniu.ro

03.6.4 Circuite elementare CMOS

Inversorul – este prevăzut şi cu un circuit de +V
DD

protecţie la străpungerea oxidului de sub grila Tp

D3 D2 D
metalică. Capacitatea poartă substart şi sarcinile 4

electrostatice de încărcare a grilei pot duce la căderi v R D1 Tn v0

i
de tensiuni pe oxid care să depăşească 100 V.
Schema reală cu protecţie a inversorului este fig. 11.13
cea din fig. 9.13 unde:
- D1 şi D2 limitează tensiunea pe grilele celor două tranzistoare la valoarea minimă  U D
când D1 este în conducţie şi la valoarea maximă VDD  U D când D2 este în conducţie.

- D3 şi restul diodelor – sunt diode parazite ce se formează între substratul de tip p în care este
realizat tranzistorul cu canal p şi difuzie.
- R limitează curentul prin D1 şi D2 când accidental acestea întră în conducţie ( R  1.5 k)

- D4 este o diodă Zener cu U strap  25 V pentru limitarea tensiunii grilă-substrat (sau masă)
când circuitul nu este conectat la tensiunea de alimentare.
Toate circuitele au la bază un inversor CMOS.
Poarta „SAU-NU” (fig.11.14) cu două intrări foloseşte +V D D
inversorul CMOS. Dacă cel puţin una dintre cele două intrări A Tp1
este la valoare ridicată atunci Tn este în conducţie (valoare de
ieşire coborâtă corespunzătoare lui „0” logic) şi T p blocat. Tp2
C =AB
Circuitele ce realizează funcţionarea circuitelor B
complexe au circuite buffer de intrare şi ieşire care cresc timpii Tn1 Tn2
de propagare, dar tranzistorii au timpi de comutaţie mici.
Structurile foarte des folosite de sine stătătoare sau în fig. 11.14
compunerea circuitelor complexe au un circuit de trecere echivalent +VDD
cu 2 tranzistoare MOS complementare conectate în paralel între
sursă şi drenă şi comandate în antifază.(fig.9.15) . V C1
IN OUT
VC2
Structura se comportă ca un comutator (pentru semnale
logice sau analogice). Tranzistorii pot fi amândoi blocaţi sau unul
blocat şi celălalt în conducţie sau amândoi în conducţie. fig. 11.15
Când sunt comandate pentru a fi în conducţie cel care e în conducţie efectiv depinde
de polaritate tensiunii aplicate între terminalele IN şi OUT.

-6-