TC5

Termen limita: 9 aprilie 2008, 10pm

Problema 1:
Dati definitia recursiva a unui circuit de codificare prioritara (priority encoder).

Definitia unui Priority Encoder – PEn se face conectand in serie cu un multiplexor MUX, 2 celule conectate in
paralel a doua Priority Encoders – PEn/2 cu anumite observatii (un PEn/2 se va obtine recursiv prin conectarea a doua
PEn/4 in paralel si apoi serial cu un MUX ). Algoritmul de va repeta recursiv pana cand de va ajunge la cellule elementare
de circuit : EPE( Elementary Priority Encoder)

Schema posibila de implementare a circuitului este mai jos:

in[n-1] out0 MSB

in[n-2] out1
.
PE n/2 .
.
. wire1 [m/2+1:0]
outm/2 in1 cond
in[n/2-1]
out
in[n/2-2] out0
MUX out

in[n/2-3] out1 wire2 [m/2+1:0] in2

.
PEn/2
PE n/2 .
.

outm/2
. PEn
in[0]

Selectia intrarii in multiplexor se face dupa cel mai semnificativ bit – MSB din blocul superior Priority Encoder
( pe n/2 biti de intrare ).
Cele 2 fire ( wire1 si wire2 ) sunt definite pe m/2+1 biti pentru a asigura transportul de la iesirea celor doua
blocuri PE ( se stie ca n=2m ) asemenea si iesirea multiplexorului .

Problema 2:
Desenati schema la nivel de porti logice a unui comparator de cuvinte de 4 biti pornind de la definitia recursiva de
adancime minimala.

Descrierea in cod Verilog a unui comparator elementar ( pentru intrari cuvinte de 1 bit ), data in capitolul “Gates”
din Curs se poate realize tinand cont de faptul ca functia pe care trebuie sa o realizeze circuitul este un XOR logic.

1
 Schema pentru un comparator pentru cuvinte pe 1 bit porneste de la circuitul pentru realizarea functie XOR :
a b

Circuitul comparator pe 4 biti - COMP4 va obtine prin 2 circute comparatoare – COMP2, care la randul lor se
obtin din 2 circuite comparatoare elementare ECOMP.

Schema posibila pentru un comparator pe 4 biti ar putea fi:

 pagina urmatoare:

2
3