Documente Academic
Documente Profesional
Documente Cultură
Práctica 5
5.1 Objetivo
5.2 Antecedentes
Los sistemas lógicos digitales se dividen en dos grupos, de lógica combinacional y de lógica secuencial.
Los circuitos secuenciales son la base de todo tipo de sistema que desarrolle una tarea controlada
sincrónicamente o asíncrono. Los sistemas de control automático dependen en gran parte de un sistema
secuencial digital. La mayoría de equipos electrónicos programables basan su funcionamiento en una
unidad de control programable, que es un sistema secuencial que permite modificar sus funciones por
medio de instrucciones.
Los circuitos lógicos secuenciales difieren de los combinacionales en dos detalles importantes:
1. Los sistemas secuenciales poseen memoria. El dato de salida puede permanecer presente durante un
tiempo indefinido hasta que una señal lógica reemplace el dato anterior.
Los circuitos secuenciales son la base de contadores y registros, memorias y secuencias de estado, las
cuales son unidades funcionales en el diseño digital. No se debe de perder de vista que un circuito digital
secuencial está formado por dos etapas, una combinacional y una etapa de memoria.
El temporizador 555 es un CI de los más conocidos y utilizados en todo circuito digital que trabaje a
frecuencias no mayores a 1Megahert y se utiliza tanto en circuitos electrónicos digitales como analógicos.
Este CI se puede utilizar en modo “Astable” o inestable, ya que en este modo genera una onda
rectangular con ciclo de trabajo programable y/o ajustable. En la figura 5.1 la señal de salida tiene un
nivel alto dado por un tiempo T1 y un nivel bajo dado por un tiempo T2 los tiempos de duración dependen
de los valores de las resistencias R1 y R2 ,Ver figura 9.1.(b).
T1= 0.693(R1+R2)C1
38
UASLP – FI Laboratorio de Sistemas Digitales Práctica 5
T2=0.693R2C1
Donde C1 es un capacitor.
La frecuencia “f”, con que la señal de salida oscila esta dada por:
C 1
0
T1 T2 Tiempo
(seg)
(a) (b)
El elemento de memoria que se utiliza más ampliamente es Flip flop (FF) que está dentro del grupo de los
multivibradores biestables. El FF es un circuito lógico con dos salidas Q y Q , donde Q es el
complemento de la salida Q. La principal diferencia entre los diversos tipos de FF es el número de
entradas que poseen y la manera en la cual las entradas afectan el estado binario.
5.2.5.2 Latch SR
La unidad secuencial básica es el lazo SR. A partir de este lazo se construyen todos los FF. El lazo
básico SR tiene dos entradas S y R y dos salidas Q y Q , las cuales siempre son opuestas. Las entradas
S (Set = activar) pone a 1 la salida Q, y R (Reset = restablecer) restablece la salida Q a 0.
En la figura 5.2 (a) se muestran los circuitos internos de un Flip flop SR, el lazo SR lo realiza con dos
compuertas NOR por lo tanto este FF tienen entradas activas altas.
Q
R Q
CP
CP
S Q
Q
S
(a) (b)
Figura 5.2 (a) Circuitos internos de un FF S-R, (b) símbolo normalizado del FF S-R.
Tabla característica
La tabla característica, puede ser útil para el análisis de la definición de la operación del FF. Ésta
especifica al estado siguiente “Q(t+1)” cuando las entradas y el estado presente ”Q(t)” se conocen. El
comportamiento completo se puede ver en tabla 5.1.
39
UASLP – FI Laboratorio de Sistemas Digitales Práctica 5
S R Q(t+1) Estado
0 0 Q(t) Sin cambio
0 1 0 Bajo
1 0 1 Alto
_
1 1 Indeterminado
Q(t) Q(t+1) S R
0 0 0 X
0 1 1 0
1 0 0 1
1 1 X 0
5.2.5.4 Flip-flop JK
El Flip Flop J-K es simplemente una versión modificada del S-R para que ambas entradas puedan
activarse al mismo tiempo. Para el FF S-R está condición fue considerada no válida, en el caso del FF J-
K está en una condición de salida permitida sobre ciclos de reloj sucesivos. Éste comportamiento y la
representación estándar del FF J-K se ilustra en la figura 5.3.
Q
K Q
CP
CP
J Q
Q
J
(b) (c)
Figura 9.4 Flip flop J-K, (a) tabla de excitación, (b) diagrama lógico y (c) símbolo gráfico.
40
UASLP – FI Laboratorio de Sistemas Digitales Práctica 5
5.2.5.5 Flip-flop D
El Flip flop D (Data) tiene una entrada de control D y dos salidas Q y Q . Es una versión modificada del
S-R mediante un inversor colocado entre las terminales S y R. La disposición del circuito se puede
observar en la figura 5.4 (b). Se observa que el patrón de la onda lógica Q es un duplicado exacto de la
onda de datos de entrada D con un retraso de tiempo.
Q
D Q
CP
CP
Q
Q
(b) (c)
Figura 5.4 Flip flop D (a) Tabla de excitación, (b) diagrama lógico y (c) símbolo gráfico.
5.2.5.6 Flip-flop T
El Flip flop T (Toggle) tiene sólo una entrada de control y es una variante del FF J-K. Esta se obtiene
interconectando las dos entradas J y K para generar una sola entrada T. Observar figura 5.5.
T
Q
T Q
CP
CP
Q
Q
(b) (c)
Figura 5.5 Flip flop T (a) tabla de excitación, (b) diagrama lógico y (c) símbolo gráfico.
41
UASLP – FI Laboratorio de Sistemas Digitales Práctica 5
Se logra ver que al poner un estado alto en la entrada T se puede generar un tren de pulsos igual al del
reloj, solo que da la mitad de la frecuencia.
DC
SET
K Q
Las entradas Asíncronas son
CP activas en bajo, y se indican con
pequeños círculos
J Q
DC
RESET
Material
42
UASLP – FI Laboratorio de Sistemas Digitales Práctica 5
Equipo
5.5 Conclusiones
5.6 Cuestionario
1. En un Flip-flop ¿Qué función tienen las entradas Clear y Preset?
2. Investigue lo siguientes
a. ¿En qué consiste un FF maestro esclavo?
b. ¿En qué aplicaciones puede actuar de forma directa un FF tipo T?
c. Utilidad de los contadores en un sistema digital.
Anexar las simulaciones de los FF D.
43