Sunteți pe pagina 1din 8

DEEE DISEÑO VLSI

DEPARTAMENTO DE ELÉCTRICA Y ELECTRÓNICA


Diseño VLSI

TERCER PARCIAL

Tema: DISEÑO DE UNA MEMORIA CON


XILINX ISE DESIGN SUITE 14.5

Daniel Sani

DOCENTE: Ing. PABLO FRANCISCO RAMOS

NRC:2848

Sangolquí-Ecuador
DEEE DISEÑO VLSI

Tema:
• Diseño de una memoria con el software XILINX DESIGN SUITE 14.5

Objetivos:

• Diseño de una memoria con 16 registro y tamaño de palabra de 8 bits

Materiales y Equipos.:

• Software Xilinx Desing Suite 14.5

Desarrollo

Realizar una simulación de una memoria de 16x8 haciendo uso de programación


VHDL.
Las memorias nos permiten almacenar información para usarlas en nuestros circuitos:
datos, instrucciones, configuraciones, etc. Son los componentes esenciales para crear
circuitos más complejos, como por ejemplo microprocesadores.

Figura 1 Diagrama de direcciones de datos y direcciones

Para su programación creamos un proyecto nuevo en Xilinx ISE design suite 14.5, donde
elegiremos que se trabajara con la tarjeta Spartans 3 (xc3s1600e-4fg320).
DEEE DISEÑO VLSI

Figura 2 Creación del nuevo documento para el desarrollo de la memoria

Realizamos la identificación de los diferentes puertos de entrada y de salida que se


utilizara, así como también la dimensión de la palabra y el tamaño de la memoria.

Creamos la entidad en donde definiremos los pines de entrada y salida del circuito. En
este caso utilizaremos vectores para definir los pines de salida mismos que controlaran
los datos.

Figura 3 Parámetros de entrada y salida de la memoria

En la entidad definimos los Bits de registro de datos necesarios y los datos de salida que
necesitaremos.

A continuación, programaremos la arquitectura donde se definirá las señales que


utilizaremos ya que la memoria será realizada con máquina de estados. A la vez que
también definiéremos los estados.
DEEE DISEÑO VLSI

Figura 4 Arquitectura del programa

De acuerdo con la forma a realizar que nos regimos al diagrama de estados presentados a
continuación, se programa los procesos secuenciales y la combinacionales.

Figura 5 Diagrama de Flujo

Tabla 1 Descripción del diagrama de estado

Identificativo Descripción

0000 Estado inicial/ espera estimulo de leer o escribir.

0001 Lee los 4 primeros bits de dirección para la lectura de una localidad

0010 Lee los 4 siguientes bits de dirección para la lectura de una localidad

0011 Muestra el dato almacenado

0100 Lee los 4 primeros bits de dirección para la escritura de una localidad

0101 Lee los 4 siguientes bits de dirección para la escritura de una localidad

0110 Lee los 4 primeros bits del dato a escribir.

0111 Lee los 4 siguientes bits del dato a escribir.

1000 Escribe el dato en la localidad seleccionada.


DEEE DISEÑO VLSI

Figura 6 Proceso secuencial

Para el proceso secuencial sensible al reloj, cuando se produce un evento de flanco


ascendente en donde se actualiza el siguiente estado con el estado anterior.

Figura 7 Código a implementarse

Cuando se ha hecho la respectiva conexión procedemos a verificar un esquemático el cual


nos ayudara a ver si realmente se implementó de la mejor manera. Lo podemos hacer con
la ayuda de la herramienta “View RTL Schematic”
DEEE DISEÑO VLSI

Figura 8 Vista del esquemático implementado

Para realizar la simulación debemos crear un test bench en el cual asignamos valores
reales a los pulsadores de lectura y escritura, además de los registros de ingreso de datos
controlados por los 4 switch físicos en la FPGA.

Figura 9 Configuración de parámetros para la simulación


DEEE DISEÑO VLSI

Figura 10 Resultados de la simulación

Como se observa en la figura 8 y 9 la configuración realizada en los datos de entrada y


lectura y escritura se obtienen los resultados
DEEE DISEÑO VLSI

Figura 11 Diagramas de tiempos de la simulación de memoria

Conclusiones
• Tener muy en claro conceptos de memorias, direcciones, tamaño de palabras ya
que estos serán la herramienta fundamental para la creación de nuevas memorias.
• Con la ayuda de los diagramas de estados podremos tener el funcionamiento
adecuado del circuito a implementar y corregir posibles fallas.
• El uso de máquinas secuenciales dependerá del uso que se le ya que existen tres
tipos de maquina cada una debe ajustarse a los requerimientos del circuito.
• Mediante el desarrollo de códigos podemos implementar varios elementos que
requieren de espacio en los dispositivos electrónicos permitiendo realizar la
miniaturización

Recomendaciones
• Cuando se crea el nombre no utilizar nombres de funciones propias del software
al igual que caracteres especiales ya que ocasionarían errores de sintaxis
Bibliografía

• http://microe.udea.edu.co/download/materias/circuitos-digitales-
1/Tutoriales/Tutoriales%20VHDL/Clase%2010.pdf (Universidad de Antoquia)
• http://www.dsi.fceia.unr.edu.ar/downloads/DDA/vhdl_PardoCarpio.pdf
• http://es.wikipedia.org/wiki/VHDL
• ftp://ftp.ehu.es/cidira/dptos/depjt/Microelectronica/VHDL/ManualVHDL-SEC-
UPM.pdf
• https://ecuduino.wordpress.com/semaforos-de-cruce/