LABORATORIO No 3: COMPUERTAS COMPLEMENTARIAS
-Leymar buenaventura Asprilla. Conocer como funcional las compuertas
-Jhon Alexander de la cruz.
Centro colombiano de estudios profesionales
E-mail-buenaventuraleymar901@gmail.com.
Resumen:
por medio de este informe se dará a conocer
que es y como funciona las compuertas lógicas
complementarias su configuración
característica que son muy parecidas las ttl,
como los datos obtenidos hechos con estas
compuertas en el laboratorio.
Summary: by means of this report it will be
announced that it is and how it works
complementary logic gates your feature
settings that are very similar to the ttl, as the
data obtained with these gates in the laboratory
Palabras calves:
CMOS, Familias complementaria.
Introducción: El siguiente informe tiene
como finalidad entender el funcionamiento de
las familias complementarias su
comportamiento en los circuitos montados
estas familias complementarias ya que estas
hacen parte de la electrónica digital, hay varios
tipos de compuertas lógicas complementarias
de 2, 3 y hasta 4 entradas, Para representar
todas las posibles combinaciones entre la(s)
entrada(s) y la salida usaremos las “tablas de
verdad”, que no son más que una lista de
todas las combinaciones posibles de los
valores en las entradas y el valor de la salida
de cada compuerta lógica usada en el
laboratorio..
Objetivo: Identificar las compuertas lógicas
complementarias su nombre su operación y su
símbolo.
lógicas complementarias como se utilizan y mo
funcionan en el ámbito eléctrico.
CONSULTA PREVIA
Características de la familia CMOS
Factor de carga
Al igual que N-MOS y P-MOS, los CMOS
tienen una resistencia de entrada
extremadamente grande (10*12Ω) que casi no
consume corriente de la fuente de señales,
cada entrada CMOS representa comúnmente
una carga a tierra de 5 pF. Debido a su
capacitancia de entrada se limita el número de
entradas CMOS que se pueden manejar con
una sola salida CMOS. Así pues, el factor de
carga de CMOS depende del máximo retardo
permisible en la propagación. Comúnmente
este factor de carga es de 50 para bajas
frecuencias (<1 MHz). Por supuesto para altas
frecuencias, el factor de carga disminuye. La
salida CMOS tiene que cargar y descargar la
combinación en paralelo de cada capacitancia
de entrada, de manera que el tiempo de
conmutación de salida aumente en proporción
al número de cargas conducidas, cada carga
CMOS aumenta el retardo en la conducción de
la propagación del circuito por 3 ns. Así
podemos llegar a la conclusión de que el factor
de carga de CMOS depende del máximo
retardo permisible en la propagación
Voltaje de alimentación
¿¿Los circuitos bipolares TTL requieren una
alimentación de ?? volts, tolerando sólo una
pequeña desviación. Los circuitos CMOS en
cambio, permiten un rango de alimentación
mayor, de +2 a +6 volts para las series HC y
AC, y de +3 a +15 volts para las series 4000 y
74CXX. Sin embargo, existen dos series
CMOS, la HCT y la ACT, que han sido
diseñadas para ser compatibles con los
circuitos TTL y por lo tanto requieren una
alimentación de +5 volts.
Disipación de potencia letras de alfabeto. Utilizando arreglos binarios
y diversas técnicas de codificación, los dígitos
En la siguiente gráfica, podemos observar
binarios o grupos de bits pueden utilizarse para
como la disipación de potencia en función de la
desarrollar conjuntos completos de
frecuencia de una compuerta TTL es constante
instrucciones para realizar diversos tipos de
dentro del rango de operación. En cambio, en
cálculos.
la compuerta CMOS depende de a la
frecuencia. La información binaria se representa en un
sistema digital por cantidades físicas
La disipación de potencia de un CI CMOS será
denominadas señales, Las señales eléctricas
muy baja mientras esté en una condición dc.
tales como voltajes existen a través del
Desafortunadamente, PD siempre crecerá en
sistema digital en cualquiera de dos valores
proporción a la frecuencia en la cual los
reconocibles y representan una variable binaria
circuitos cambian de estado. Cada vez que
igual a 1 o 0. Por ejemplo, un sistema digital
una salida CMOS pasa de BAJO a ALTO, tiene
particular puede emplear una señal de 3 volts
que suministrarse una corriente de carga con
para representar el binario "1" y 0.5 volts para
oscilación momentánea a la capacitancia de
el binario "0". La siguiente ilustración muestra
carga. Esta capacitancia consta de las
un ejemplo de una señal binaria.
capacitancias de entrada de las cargas
combinadas que se conducen y de la
capacitancia de salida propia del dispositivo.
Estas breves espigas de corriente son
suministradas por VDD y pueden tener una
amplitud regular de 5 mA y una duración de 20
a 30 ns. Es obvio, que cuando la frecuencia de
conmutación aumente, habrá más de estas
espigas de corriente por segundo y el consumo
de corriente promedio de VDD aumentará. De
este modo, en frecuencias más altas, CMOS
comienza a perder algunas de sus ventajas
sobre otras familias lógicas. Como regla
general, una compuerta CMOS tendrá el
mismo PD en promedio que una compuerta Como se muestra en la figura, cada valor
74LS en frecuencias alrededor de cerca dc 2 a binario tiene una desviación aceptable del
3 MHz. valor nominal. La región intermedia entre las
dos regiones permitidas se cruza solamente
Marco teórico. durante la transición de estado.  Los terminales
de entrada de un circuito digital aceptan
compuertas lógicas señales binarias dentro de las tolerancias
permitidas y los circuitos responden en los
Las computadoras digitales utilizan el sistema terminales de salida con señales binarias que
de números binarios, que tiene dos dígitos 0 y caen dentro de las tolerancias permitidas.
1. Un dígito binario se denomina un bit. La
información está representada en las La lógica binaria tiene que ver con variables
computadoras digitales en grupos de bits. binarias y con operaciones que toman un
Utilizando diversas técnicas de codificación los sentido lógico. La manipulación de información
grupos de bits pueden hacerse que binaria se hace por circuitos lógicos que se
representen no solamente números binarios denominan Compuertas.
sino también otros símbolos discretos
cualesquiera, tales como dígitos decimales o
Las compuertas son bloques del hardware que
producen señales en binario 1 o 0 cuando se
satisfacen los requisitos de entrada lógica. Las
diversas compuertas lógicas se encuentran
comúnmente en sistemas de computadoras
digitales. Cada compuerta tiene un símbolo
gráfico diferente y su operación puede
describirse por medio de una función
algebraica. Las relaciones entrada - salida de
REGISTROS FOTOGRAFICOS.
las variables binarias para cada compuerta
pueden representarse en forma tabular en una
tabla de verdad.

COMPUERTAS COMPLEMENTARIAS
NAND: Es el complemento de la función AND,
como se indica por el símbolo gráfico, que
consiste en una compuerta AND seguida por
un pequeño círculo (quiere decir que invierte la
señal).
La designación NAND se deriva de la
abreviación NOT - AND. Una designación más
adecuada habría sido AND invertido puesto
que es la función AND la que se ha invertido.
Las compuertas NAND pueden tener más de
dos entradas, y la salida es siempre el
complemento de la función AND.

NOR: La compuerta NOR es el complemento

de la compuerta OR y utiliza el símbolo de la
compuerta OR seguido de un círculo pequeño
(quiere decir que invierte la señal). Las
compuertas NOR pueden tener más de dos
entradas, y la salida es siempre el
complemento de la función OR.
 A B NAND NOR
0 0 0 0
0 1 0 1
1 0 0 1
Condición led de salida 1 1 1 1
A B NAND NOR Mote le circuito de a figura 5 y llene una tabla
0 0 0 0 como la anterior con compuertas.
0 1 1 1
1
Vi(v5)
00 0.5
1 0.8 1
1 1.5
1
Vo(v) 1
0,80 1,04 0 1,04 1,69 1 2,61 PREGUNTAS
On/off 0 0 0 0 1
¡Mida la corriente consumida, por el
integrado y calcular la potencia consumida
por el integrado?
Vi(v5) 1.7 2 2.2 2.5 2.7
Vo(v) 2.70 2.95 3 3,5 2.30 I=1,98mA switch 1, I=0Ma switch 0.
On/off 1 1 1 1 1 La potencia consumida por el integrado es de
5x1,98mA= p=10w

Vi(v5) 3 3.3 3.7 4 4.5 5

Vo(v) 3.40 3.60 3.80 3.88 4 4.5 Implementar una compuerta NAND de tres
On/off 1 1 1 1 1 1 entradas a partir de compuertas de 2
entradas, y compruebe su salida mediante
Vcc =5v la tabla de verdad.
Vi(v5) 0 0.5 0.8 1 1.5
Vo(v) 2.22 2,22 2,25 2,26 2,30
On/off 1 1 1 1 1

Vi(v5) 1.7 2 2.2 2.5 2.7

TABLA DE VERDAD NAND
Vo(v) 2,30 2,38 2,41 5,98 6
A B C D
On/off 1 1 1 1 1
0 0 0 1
0 0 1 1
0 1 0 1
Vi(v5) 3 3.3 3.7 4 4.5 5 0 1 1 1
Vo(v) 6,06 6,10 6,13 6,21 6,36 7 1 0 0 1
On/off 1 1 1 1 1 1 1 0 1 1
1 1 0 1
Vcc=12v 1 1 1 0
Repita el problema anterior con compuerta NOR.

TABLA DE VERDAD NAND

a
A B C D
0 0 0 1
b
Monte el circuito de la de la figura 3 con 0 0 1 0
compuertas CMOS. c 0 1 0 0
0 1 1 0
Condición led de salida 1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0
Desacuerdo a lo experimentado en los
puntos J, K Y L, ¿Qué función lógica
cumplen los circuitos de la figura 5 y6?
NAND: A B́+ Á B
NOR: Á B+ A B́+ AB
CONCLUSION.
En este laboratorio se aprendió la
configuración y funcionamiento de las
compuertas lógicas CMOS NAND Y NOR que
son caracterizadas por su bajo consumo.
Se observo que cuando todas sus entradas
están en 0 o en BAJA, su salida está en 1 o en
ALTA, mientras que cuando una sola de sus
entradas o ambas están en 1 o en ALTA, su
SALIDA va a estar en 0 o en BAJA a diferencia
de la NAND que, todo lo contrario, la
compuerta NOR es el resultado de la negación
del operador OR. Y la compuerta NAND su
salida es complemento a la de la puerta AND.
LIBRO: SISTEMAS DIGITALES
PAGINA (76,80)

BIBLIOGRAFIA:
http://www.profesormolina.com.ar/electronica/c
omponentes/int/comp_log.htm