Documente Academic
Documente Profesional
Documente Cultură
SÃO CARLOS - SP
2016
Caio Appel Fanti
SÃO CARLOS - SP
2016
Agradecimentos
nos é concedida.
Agradeço minha família e minha namorada, Thais, por me dar todo apoio e
especial, aqueles que ao meu lado saem como uma família, Welerson, Ceara, Rene e
Gabriel.
Resumo
Figura 23: Análise espectral do sinal de saída do Park-PLL para uma entrada com
distorção harmônica unitária de segundo grau ................................................................52
Figura 24: Diagrama de Blocos do Filtro Adaptativo Notch...........................................53
Figura 25: Diagrama de Blocos da Estrutura EPLL Monofásico ....................................54
Figura 26: Modelo do E-PLL no ambiente PSIM ............................................................56
Figura 27: Resposta inicial com entrada puramente senoidal .........................................57
Figura 28: (a) Erro no controlador PI; (b) Diferença entre a referência (senoide pura) e a
saida (Vsync) ..................................................................................................................57
Figura 29: Resposta inicial para uma entrada com segundo harmônico .........................58
Figura 30: (a) Erro no controlador PI; (b) Diferença entre a referência (senoide pura) e a
saida (Vsync) ..................................................................................................................58
Figura 31: Análise espectral do sinal de saída do E-PLL para uma entrada com distorção
harmônica unitária de segundo grau ................................................................................58
Figura 32: Diagrama de Blocos do filtro adaptativo baseado no GI ...............................59
Figura 33: Diagrama de Blocos do SOGI ........................................................................60
Figura 34: Diagrama de Blocos do modelo adaptativo SOGI com o FLL ......................61
Figura 35: Diagrama de Bode do SOGI-FLL ..................................................................62
Figura 36: Diagrama de Blocos do MSOGI-FLL ............................................................66
Figura 37: Modelo do MSOGI-FLL no ambiente PSIM ..................................................67
Figura 38: Resposta inicial com entrada puramente senoidal .........................................67
Figura 39: (a) Erro no controlador PI; (b) Diferença entre a referência (senoide pura) e a
saida (Vsync) ..................................................................................................................68
Figura 40: Resposta inicial para uma entrada com segundo harmônico .........................68
Figura 41: (a) Erro no controlador PI; (b) Diferença entre a referência (senoide pura) e a
saida (Vsync) ..................................................................................................................68
Figura 42: Análise espectral do sinal de saída do MSOGI-FLL para uma entrada com
distorção harmônica unitária de segundo grau ................................................................69
Figura 43: Tempo de Sincronismo ..................................................................................71
Figura 44: Erro na entrada dos controladores..................................................................72
Figura 45: Diferença entre a tensão de referência e a saída dos algoritmos ....................73
Figura 46: Tempo de Sincronismo ..................................................................................73
Figura 47: Erro na entrada dos controladores..................................................................74
Figura 48: Diferença entre a tensão de referência e a saída dos algoritmos ....................74
Figura 49: Análise espectral da frequência no sinal de saída ..........................................75
Lista de tabelas
Tabela 1: Resultado analítico para entrada sem distorção ..............................................75
Tabela 2: Resultado analítico para entrada com distorções de terceiro e quinto
harmônico .......................................................................................................................76
Lista de siglas
AC Alternating Current
DC Direct Current
GI Generalized Integrator
MG Margin Gain
PI Proporticional Integrator
PLL Phase-Locked-Loop
2 Phase-Locked-Loop ............................................................................................29
2.1 Estrutura e Malha ....................................................................................29
2.2 Detector de Fase (PD) .............................................................................30
2.3 Loop Filter (LF) ......................................................................................31
2.4 Voltage-Controlled Oscillator (VCO) .....................................................32
7 Resultados ..........................................................................................................71
7.1 Entrada senoidal pura (60Hz, 1 p.u.) ......................................................71
a. Tempo de resposta de sincronismo ..............................................71
b. Erro no controlador PI .................................................................72
c. Diferença entre o sinal referência e o sinal de saída ....................72
7.2 Entrada senoidal com distroção Harmônica ...........................................73
a. Tempo de resposta de sincronismo ..............................................73
b. Erro no controlador PI .................................................................74
c. Diferença entre o sinal referência e o sinal de saída ....................74
d. Análise espectral (FFT) do sinal de saída ....................................75
Capítulo 1
Introdução
Phase-Locked-Loop é um circuito muito empregado no sistema de
telecomunicação, como em rádios e televisores, com a função de, principalmente,
modulação ou demodulações de sinais. Na televisão, por exemplo, o PLL faz com que
as cores específicas de um sinal permaneçam até a transmissão. Já no rádio,
diferentemente da função exercida na Televisão, o PLL terá como objetivo em manter a
frequência da estação desejada pelo usuário.
Sua importância na eletrônica vai muito mais além de apenas o emprego nos
sistemas de comunicação. Quando olhado para suas varias funções, seu ramo de
aplicações se multiplicam. Entende-se que o PLL é um circuito capaz de fazer com que
um sinal de um sistema em específico mantenha ordenado a um outro sinal, chamado
referência, ou seja, o PLL sincroniza um sinal de saída, gerado por um oscilador
controlado por tensão (VCO) com o sinal de entrada (referência) na sua frequência e
fase [1].
Com isso, uma forma de emprego mais atual do PLL são em conversores de
potência conectados a rede elétrica – GRID-connected power converter – nas unidades
de geração de energias alternativas. Nesse quesito o PLL é tratado como um sistema
realimentado em malha-fechada, cuja função é o controle de sincronismo de seu sinal de
saída em fase e em frequência com a componente fundamental da rede elétrica [4].
Historicamente, a primeira aparição do PLL foi em 1965 com uma estrutura
puramente analílita. Para o detector de fase e o filtro, que será visto em detalhes nos
tópicos adiante, foram utilizados um multiplicador analógico e um filtro RC ativo ou
passivo, respectivamente. Este tipo de PLL é denominado, hoje, como PLL Linear
(LPLL). Ao passar do tempo, a estrutura do algorítmo foi lentamente sendo digitalizada.
A primeira aparição deste tipo foi por volta de 1970, tendo apenas o detector de fase
como um circuito digital. Alguns anos mais tarde foi possível a implementação total
digital do PLL, chamado de All-Digital PLL (ADPLL), que não contém nenhum
elemento passivo, como capacitores ou resistores [2].
26 | P á g i n a
1.1. Objetivos
assim como suas curvas de desempenho. Duas situações são impostas nos teste,
primeiramente com o sinal de entrada puramente senoidal e, segundamente com
distorções harmônicas de terceira e quinta ordem.
Após essas análises, no Capítulo 7 são feitas comparações entre as estruturas PLL,
como: tempo de resposta; amplitude do erro na entrada dos controladores; diferença do
sinal de referência e saída; análise espectral da frequência.
Capítulo 2
Phase-Locked-Loop
Por possuir, obrigatoriamente, componentes não lineares, todo PLL é considerado
não linear. As ferramentas para análises de sistemas não lineares são extremamente
complexas e, quase sempre, fornecem resultados escassos. Entretanto, a partir de teoria
de controle linear, é possível obter um modelo linearizado do sistema o que, ao
contrário das não lineares, possuem ferramentas poderosas para as análises, assim, o
trabalho do comportamento do algoritmo pode ser projetado com uma boa exatidão e
acurácia.
A seguir (figura 2), tem-se um exemplo da relação entre o sinal de tensão vd,
produzida por um detector de fase, com a diferença de fase do sinal de entrada e a fase
do sinal do VCO, onde Ɵd é esta diferença. A curva é linear e periódica a cada 2л
radianos.
modificar o comportamento dinâmico do PLL. Filtros devem ser muito bem analisados
ao se construir uma malha de PLL.
Figura 4: Filtro PI
VCO ou oscilador controlado por tensão é um dispositivo não linear que tem
como função produzir uma resposta oscilante cuja frequência é controlada por um sinal
de tensão. A frequência de saída w0 é linearmente proporcional à tensão de controle v c
gerada pelo Detector de Fase e filtrada no Loop Filter.
O modelo de blocos do VCO pode ser dado como na figura 6, onde K0 é o ganho
do oscilador.
Capítulo 3
Power-Based PLL (p-PLL)
3.1 Introdução
̂ (3.1)
(̂ ) ̂ (3.2)
̅ ̂ (3.3)
36 | P á g i n a
passa-baixa .
onde,
( ) ( )
sendo, √ .
( )
, logo:
do controlador PI, bem como a diferença entre o sinal referência e o sinal de saída
(figura 13a e 13b, respectivamente) também foram analisados.
Resposta Inicial
Figura 13: (a) Erro no controlador PI; (b) Diferença entre a referência (senoide pura) e a saida (Vsync)
P á g i n a |43
Figura 14: Resposta para uma entrada com terceiro e quinto harmônico
Figura 15: (a) Erro no controlador PI; (b) Diferença entre a referência (senoide pura) e a saída (Vsync)
Figura 16: Análise espectral do sinal de saída do p-PLL para uma entrada com distorção harmônica 0.5 pu
de terceiro e quinto harmônico
44 | P á g i n a
45
Capítulo 4
Inverse Park-PLL
4.0 Introdução
̂ ̂
[ ] [ ][ ]
̂ ̂
̂ ̂
[ ] [ ][ ]
̂ ̂
̂ ̂ ̂ ̂
[ ] [ ]
̂ ̂ ̂ ̂
[ ] [ ]
̅̅̅
P á g i n a |47
̅̅̅
Onde ̂
* + * + [ ]
̂
[ ]
̂ ̂
Bem como realizado para a estrutura anterior a estabilidade do sistema será obtida
através da análise dos pólos da função transferência da estrutura, sendo aplicado o
método de Routh-Hurwtiz. Ela é assegurada caso os pólos da equação característica
48 | P á g i n a
onde,
Resposta Inicial
Figura 20: (a) Erro no controlador PI; (b) Diferença entre a referência (senoide pura) e a saída (Vsync).
Figura 21: Resposta inicial para uma entrada com segundo harmônico.
52 | P á g i n a
Figura 22: (a) Erro no controlador PI; (b) Diferença entre a referência (senoide pura) e a saida (Vsync) .
Figura 23: Análise espectral do sinal de saída do Park-PLL para uma entrada com distorção harmônica
unitária de segundo grau.
53
Capítulo 5
Enhanced PLL (EPLL)
5.1 Introdução
̂
(̂ ) (̂ ) (̂)
(̂ )
Assim, com essa equação reduzida junto ao modelo apresentado na figura 25,
chega-se a função transferência em malha fechada do EPLL linearizado:
̂
P á g i n a |55
A estabilidade do sistema, assim como nos anteriores, será obtida através da análise
dos pólos da função transferência da estrutura, sendo aplicado o método de Routh-
Hurwtiz. Tem-se a estabilidade caso os pólos da equação característica (5.2) possuírem
partes reais negativas. Aplicando o teste de estabilidade Routh-Hurwitz [26] e tendo em
vista que todos os coeficientes (kv, ki e kp) são sempre positivos, a estabilidade é
garantida para todo valor de kv, ki e kp.
| | | |
√ √
Como feito para o p-PLL, a margem de estabilidade pode ser obtida, utilizando a
equação (5.6):
√ √
As constantes serão:
Resposta Inicial
Figura 28: (a) Erro no controlador PI; (b) Diferença entre a referência (senoide pura) e a saida (Vsync).
Figura 29: Resposta inicial para uma entrada com segundo harmônico.
Figura 30: (a) Erro no controlador PI; (b) Diferença entre a referência (senoide pura) e a saida (Vsync).
Figura 31: Análise espectral do sinal de saída do E-PLL para uma entrada com distorção harmônica
unitária de segundo grau.
59
Capítulo 6
Multi SOGI-FLL
6.1 Introdução
A função de transferência das duas saídas (v’ e qv’) do filtro são definidas por:
ganho estático (6.2b) não dependem apenas do ganho K, mas, também, dependem da
frequência de ressonância, .
Um dos pontos visto no SOGI-QSG é que os dois sinais de saída têm a mesma
amplitude apenas quando a frequência do sinal de entrada é o mesmo que a frequência
de ressonância. Isso faz com que ele seja ineficiente em algumas situações [25].
O modelo do filtro adaptativo com o FLL, mostrado na figura 34, tem como a
função rastrear e adaptar a frequência do SOGI-QSG com a frequência do sinal de
entrada, fazendo com que as amplitudes tenham iguais valores em suas saídas.
̇
̇ [ ] [ ][ ] [ ]
̇
̇
[ ] [ ][ ]
̇
̇
P á g i n a |63
̅̅̅̇ ̅̅̅
̇̅| [ ] [ ] [ ̅̅̅]
̅ ̇ ̅̅̅̇
Os autovalores do Jacobiano obtido de (6.7) tem uma parte real nula, deixando a
resposta em regime permanente em um âmbito periódico com frequência . Portanto,
para um sinal de entrada senoidal v = V.sen(ωt+φ), o vetor saída de estado permanente
é:
̇
[ ] [ ]
̇
6.4 Estabilidade
̅̅̅̇ ̅̅̅
Com essas duas relações (6.9) e (6.10), o sinal erro da frequência é dado por:
̅̅̅
̅ ̅̅̅ ̅ ( )
̅̅̅ ̅̅̅
̇ ̅ ( )
̅̅̅
̇
6.5 Parametrização
[ ]
Onde √ e k<2.
( )
∏( )
[ ]
66 | P á g i n a
Resposta Inicial
Figura 39: (a) Erro no controlador PI; (b) Diferença entre a referência (senoide pura) e a saida (Vsync).
Figura 40: Resposta inicial para uma entrada com segundo harmônico.
Figura 41: (a) Erro no controlador PI; (b) Diferença entre a referência (senoide pura) e a saida (Vsync).
P á g i n a |69
Figura 42: Análise espectral do sinal de saída do MSOGI-FLL para uma entrada com distorção harmônica
unitária de segundo grau.
70 | P á g i n a
71
Capítulo 7
Resultados
Primeiramente foram realizados testes para uma entrada senoidal sem nenhuma
distorção, examinando e plotando as seguintes curvas:
Foi mensurado o tempo de reposta para o sincronismo do sinal de saída com o sinal
de entrada. Nesse aspecto, se observa uma significativa vantagem do MSOGI-FLL com
um tempo de resposta de, aproximadamente, 0.01 segundos, enquanto os demais com
0.04s (EPLL), 0.053s (Park-PLL) e 0.06s (p-PLL).
Resposta Inicial
Erro no Controlador
O segundo teste contempla uma situação com uma entrada distorcida por
harmônicos de terceira e quinta ordem (0.5 p.u), examinando e plotando as seguintes
curvas:
Erro no Controlador
Finalmente é feita uma análise do espectro em frequência dos sinais de saída após o
sincronismo (t>tsync) das estruturas. É visto que todos os algoritmos tiveram um bom
desempenho no filtro das distorções harmônicas do sinal de entrada. Apenas o EPLL
apresentou uma amplitude nas frequências de terceiro e quinto harmônico.
Δ Erro no Controlador
0,0 0,0 0,4 0,0
(p.u.) (t>tsync)
Considerações Finais
Referências
[1] R. E. Best, “Phase-Locked Loops: Design, Simulation and Applications, New
York: McGraw-Hill”, 1997.
[3] Floyd M. Gardner, “Phase lock Techniques”, John Wiley & Sons, 2005.
[17] C. Jain, B. Singh, “A SOGI-FLL Based Control Algorithm for Single Phase
Grid Interfaced Multifunctional SPV under Non Ideal Distribution System”, IEEE
India Conference, 2014.
P á g i n a |81
[20] Golestan, S., Monfared, M., & Guerrero, J. M. ,“Second Order Generalized
Integrator Based Reference Current Generation Method for Single-Phase Shunt
Active Power Filters Under Adverse Grid Conditions”, In Proceedings of the 2013
4th Power Electronics, Drive Systems and Technologies Conference (PEDSTC), vol. 4,
pp. 510-517). IEEE Press. 10.1109/PEDSTC.2013.6506761.
[27] R. C. Dorf and R. H. Bishop, “Modern Control Systems”, 9th ed. Englewood
Cliffs, NJ: Prentice-Hall, 2000.