Parcial - Escenario 4 - PRIMER BLOQUE-TEORICO - PRACTICO - SISTEMAS DIGITALES Y ENSAMBLADORES - (GRUPO2)

7/4/2020 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO2]
Parcial - Escenario 4
Fecha de entrega 7 de abr en 23:55 Puntos 75 Preguntas 20

Disponible 4 de abr en 0:00 - 7 de abr en 23:55 4 días Límite de tiempo 90 minutos
Intentos permitidos 2
Instrucciones
Volver a realizar el examen
Historial de intentos
Intento Hora Puntaje

MÁS RECIENTE Intento 1 9 minutos 26.25 de 75
https://poli.instructure.com/courses/13907/quizzes/49124 1/22
 Las respuestas correctas estarán disponibles del 8 de abr en 23:55 al 9 de abr en 23:55.
Puntaje para este intento: 26.25 de 75

Entregado el 7 de abr en 18:42
Este intento tuvo una duración de 9 minutos.
Incorrecto Pregunta 1 0 / 3.75 pts
Un sistema de control cuenta con un sensor de temperatura que se

utilizará para medir dicha variable en el tiempo. La señal de los sensores
es un valor de voltaje y tiene la siguiente forma:
De acuerdo con la información recibida por los sensores, es posible

afirmar que:
La señal es analógica y requiere ser procesada para utilizarla en un

circuito digital.
Como la señal tiene un voltaje mayor a 1,5 voltios y menor a 5 voltios, es

compatible con la tecnología TTL.
La señal es de tipo digital y puede ser usada en un circuito TTL.
La señal no es de tipo digital, pues su forma de onda es continua.

Una señal compatible con un circuito TTL tiene niveles de0-0.8V
para BAJO y 2-5V para ALTO y es una onda cuadrada.
La señal es digital, pero requiere que se baje su nivel entre 0 y 1 voltio

para usarla como binario.
Pregunta 2 3.75 / 3.75 pts
El complemento a 2 es un método muy utilizado en los circuitos

aritméticos, particularmente cuando se requiere hacer resta o manejar
números con signo.
En un circuito restador, el complemento a 2 se implementa:
Negando el resultado obtenido de la suma de los dos números y luego

sumando 1.
Mediante inversores, se obtiene el complemento a 2 y se suma con otro

número, sin acarreo.
Sumando un número más el complemento a 1 del otro, con acarreo de

entrada de 1.
Este es el método correcto para la resta.
Negando las dos entradas a sumar y agregando un 1 desde el acarreo de

entrada.
La paridad es un método de detección de errores muy utilizado, debido a

la facilidad de su implementación. Tanto el emisor como el receptor
deben estar de acuerdo en cuanto al método de detección para poder
verificar que la información sea recibida correctamente.
Con el fin de recibir un mensaje utilizando el método de paridad impar, se

debe verificar si un circuito digital está diseñado para funcionar con el
protocolo del emisor. Usted tiene conocimiento que el circuito
implementado en el receptor es el siguiente:
Sabiendo que la salida de ERROR se debe activar cuando haya un error

en la paridad, usted deberá entonces:
Se deben cambiar todas las compuertas a XNOR.
Al cambiar todas las compuertas por XNOR, el circuito se convierte

en un detector de paridad par. Así como está funciona para la
situación particular.
Cambiar la compuerta XNOR por una XOR, de tal manera que el bit de
paridad no active la salida de error.
Modificar el circuito, pues este no es detector de paridad, sino generador

de paridad.
El circuito está bien así como está montado, pues detecta la paridad
impar.
Muchos de los elementos que funcionan de manera “automática” en

nuestro entorno están conformados por circuitos lógicos. Ejemplo de ellos
son los semáforos, los ascensores, el control de acceso de parqueaderos
y sistemas de transporte.
En un ascensor por ejemplo, cuando un usuario escoje uno de los pisos a

los que desea ir, es necesario convertir el botón ingresado a un código
binario que la tarjeta de control pueda reconocer. Esta es una tarea de:
Codificación, de varias entradas a un valor binario.
Codificación, de una entrada a varias salidas.
Decodificación, de una entrada a varias salidas.
La decodificación es el proceso opuesto, de binario a una salida

particular.
Decodificación, de varias entradas a un valor binario.
La agrupación de datos en un mapa de Karnaugh se debe hacer siempre

en potencias de 2, desde 1 hasta 2n, siendo n el número de variables.
Cuando se tiene un mapa de Karnaugh de 4 variables, es posible
entonces agrupar de a 1, 2, 4, 8 y 16 datos. Dados los siguientes mapas

de Karnaugh:
La expresión resultante de ambos es equivalente y puede simplificarse

como:
El circuito de la derecha retorna la expresión
Los dos mapas permiten resolver problemas completamente opuestos.
El circuito de la izquierda retorna la expresión
La expresión mostrada es errónea. La expresión correcta es
Usted está diseñando un sistema para operaciones entre números

booleanos de 4 bits. Sin embargo, no está seguro de si el resultado que
entrega su circuito es correcto.
Dados los números sin signo A: 1100 y B: 1001, el sistema debería

retornar los valores:
10101 para la suma, 0011 para la resta y 1101100 para la multiplicación.
En decimal, y . Para la suma , en

binario es 10101 , el valor en esta respuesta es 0011
(3 en decimal). Para la resta, , en binario 0011 ,
el valor en esta respuesta es 10101 (21 en decimal). Para la
multiplicación , en binario 1101100
, el valor en esta respuesta es 1100110 (102 en
decimal).
No se pueden realizar las operaciones, pues los números no tienen signo.
Los teoremas de De Morgan son utilizados para la simplificación de

expresiones, donde una operación de negación se aplica
simultáneamente a dos operandos (bien sea que se estén multiplicando o
sumando).
La siguiente expresión:
Utilizando los teoremas de De Morgan:
Se separa el primer término y queda
No es posible realizar una mayor simplificación.
Se puede simplificar a .
el teorema de De Morgan dice que
Se puede aplicar la negación al primer término y dejar como
La simplificación booleana consiste en un conjunto de postulados que

permiten reducir una expresión compleja lo más que se puede. En la
siguiente tabla se presentan las reglas del álgebra booleana:
Utilizando las diferentes reglas del álgebra booleana, se podría decir que
la siguiente expresión: Se puede
reducir a:
Si se aplica la regla 10 al término , por lo tanto la

se pierde. Lo mismo sucede con la expresión resultante
, la y desaparece. Por lo tanto el término de la
izquierda no es correcto. Para finalizar, quedaría para lo
cual se aplica la regla 11: .
Las compuertas NAND son reconocidas como compuertas universales.

Como se puede ver en la imagen, ellas permiten reemplazar cualquiera
de las compuertas básicas, haciendo más económica la fabricación de
circuitos integrados (al usar un único tipo
Teniendo en cuenta lo anterior, analice el circuito de la imagen:
Usted diría que este circuito:
Es un codificador, de 2 entradas y 4 salidas, que dada una de las

entradas, genera su correspondiente número binario en la salida.
Un decodificador de 2 líneas a 4 líneas, que activa algunas de las salidas,

según el código binario en la entrada.
Al hacer la conversión de compuertas se puede verificar que cada

salida se activa para cada uno de los cuatro códigos binarios
posibles en la entrada.
Es un circuito conversor de binario a hexadecimal.
Es un circuito sumador, que retorna la suma de los 2 números A y B.
Los mapas de Karnaugh constituyen un método gráfico que facilita la

simplificación de expresiones booleanas. Este método parte de las
expresiones estándar (Suma de Productos o Producto de Sumas) y
permite generar las expresiones más simplificadas posibles (expresiones
mínimas). Dado el siguiente mapa de Karnaugh:
Uno de los siguientes enunciados no es correcto:
La expresión Suma de Productos es
Al seleccionar los grupos marcados en el mapa de Karnaugh, la

expresión mínimas es mencionada.
La expresión mínima está dada por
La expresión completa es
La expresión de Producto de Sumas es
El uso de la lógica booleana tiene aplicaciones más allá de los circuitos

digitales, por ejemplo cuando nos encontramos con situaciones que
requieren la toma de decisiones y el uso de condicionales.
Una mamá le dice a su hijo: “Vamos a comer postre, puedes escoger

entre helado o brownie, pero no puedes comer los dos al tiempo”.
Obviamente no comer postre no es una opción en este caso.
Si usted tuviera que trasladar esta situación a un circuito digital utilizando

compuertas lógicas, usaría:
Una compuerta XOR, pues es la que se activa únicamente cuando las dos
entradas son diferentes.
Una compuerta XNOR, que permite simluar la situación en la que se debe

cumplir una o la otra únicamente.
Una compuerta NAND, pues la mamá le dice que no puede comer dos
cosas a la vez.
La compuerta NAND no es adecuada, pues no se está evaluando si

todas las condiciones se cumplen, por ejemplo: si comes dos postres
te doy un premio.
Una compuerta OR, porque si el niño come un postre o el otro estaría

cumpliendo con la condición.
Todos los circuitos combinacionales vistos hasta ahora pueden ser

representados mediante sus tablas de verdad. De acuerdo con la
siguiente tabla de verdad (A y B son entradas, Y1-Y3 salidas):
Es posible afirmar que:
La salida Y2 se puede implementar con una XOR.
El circuito es un conversor de código, de binario a BCD.
El circuito funciona como un comparador, con sus tres salidas

características.
El circuito es un sumador con acarreo.
Los teoremas de De Morgan y el álgebra booleana permiten reducir

expresiones booleanas complejas. Esto a su vez permite utilizar el
mínimo posible de compuertas en un circuito digital.
La siguiente expresión: Utilizando los teoremas de De

Morgan:
Se puede simplificar como , al aplicar una doble negación.
La doble negación no se puede aplicar directamente. Primero es

necesario convertir a un producto mediante el teorema de De
Morgan , luego sí se puede aplicar la doble negación,

hasta llegar a la expresión
Se puede simplificar como .
No es posible realizar una mayor simplificación.
Se puede simplicar como , al aplicar los Teoremas de DeMorgan

y una doble negación.
Una expresión “producto de sumas” (POS, product of sums) está

conformada por varios términos suma (suma booleana) de literales que
se agrupan en un producto booleano. Dado el siguiente circuito:
Se podría decir que:
Es el resultado de los maxtérminos y , es decir
Es Igual a los mintérminos y , es decir .
Las expresiones reales para los mintérminos y son y

. Aunque los términos son similares, en este caso se están
mostrando invertidos. Además, el circuito representa una expresión
Producto de Sumas.
Se puede representar como una suma de productos usando los

mintérminos y .
No se puede representar por producto de sumas, es necesario

simplificarlo más.
Un programa de computador hace uso de apuntadores para almacenar

las direcciones en memoria de variables, estructura, funciones, entre
otros. Dichas direcciones son mostradas normalmente en formato
hexadecimal.
Al leer dos direcciones en memoria, el computador le entrega la siguiente

información AA2C02FF y AA2C0300. Se puede decir que las dos
direcciones:
Se pueden representar en binario como: 101101 010110 000010 111111 y

101101 010110 000011 000000.
Contiguas, con una extensión de 32 bits.
Después del 02 FF sigue el número 03 00. Como los primeros dos

bytes son iguales, las direcciones son contiguas. Además, la longitud
total del número es de 32 bits pues cada dígito en hexadecimal se
representa por 4 bits y hay 8 dígitos en total.
Lejanas, puesto que los números menos significativos 02FF y 0300

muestran que hay muchas posiciones de separación entre los datos. Su
longitud es de 64 bits.
Son contiguas y tienen una extensión de 4 bits.
Las compuertas lógicas permiten operaciones de tipo lógico utilizando

datos digitales. Las compuertas básicas son: NOT, AND y OR. Cada una
de estas compuertas se puede representar mediante una tabla de
verdad. Luego de hacer algunas mediciones en su circuito, usted se

encuentra con la siguiente tabla de verdad:
Al hacer el análisis de la tabla, usted podría concluir que:
Se trata de una compuerta AND, puesto que la salida sólo está en ALTO
para todas las entradas en ALTO.
Esta tabla de verdad representa una compuerta AND de 3 bits, pues

sólo cuando las 3 entradas están activas, la salida se pone en nivel
ALTO.
No es posible representar esta tabla de verdad con compuertas básicas.
Se trata de una compuerta OR, ya que la salida se pone en ALTO cuando

alguna de las 3 entradas está en ALTO.
No es posible utlizar una compuerta AND, pues los datos tienen más de
dos entradas.
La combinación de compuertas lógicas permite obtener nuevas

compuertas compuestas, tal es el caso de las compuertas NAND, NOR,
XOR y XNOR. Dependiendo del problema, es posible escoger una
combinación de compuertas que faciliten la solución del mismo.
Las puertas de un vagón de tren cuentan con sensores que permiten

verificar si una persona u objeto las obstruyen. Cada uno de estos
sensores funcionan de la siguiente manera:
• Hay un emisor de luz infrarroja en un extremo y un receptor en el otro.
• Si el espacio está vacío, el receptor recibe la luz infrarroja que cruza de
un extremo a otro y se genera una señal en ALTO.
• Cuando algo interrumpe el paso de la luz, el sensor no la detecta y
genera una señal en BAJO.
Se desea que cuando el conductor del tren mande la señal para cerrar
puertas, el sistema detecte si hay obstrucciones. De ser así, se activa
una señal de alarma (Que requiere un nivel ALTO para encenderse).
De acuerdo al montaje descrito, usted propondría:
Utilizar una compuerta AND, que detecte cuando todas las señales estén
en ALTO.
Usar la lógica de una XOR, para detectar que las diferentes puertas estén
o no obstruidas.
Aunque la lógica XOR permitiría evaluar que todos los niveles estén
en ALTO para no sonar la alarma, tampoco la sonaría si en todas las
puertas hay obstrucción, lo cual puede ser peligroso. En este caso
es necesario el uso de compuertas NAND.
Hacer el montaje con una compuerta NAND, para tener una salida en bajo
si no hay obstrucciones.
Utilizar lógica inversa, con una compuerta negativa-AND.
Una expresión “suma de productos” (SOP, sum of products) está

conformada por varios términos productos (multiplicación booleana) de
literales (variable afirmada o negada) que se agrupan en una suma
booleana. Dada la siguiente tabla de verdad:
Es posible afirmar que la “suma de productos” asociada es:
La que contiene los mintérminos
Igual a los términos
La conformada por la expresión
La que contiene los maxtérminos , , ,
Los circuitos combinacionales se pueden representar de acuerdo a la

siguiente figura.
En esta se puede ver la relación entre entradas y salidas, así como la

realimentación de las salidas en las entradas, que es posible en un
circuito de este tipo.
Se está diseñando un sistema digital utilizando lógica combinacional,

para lo cual le hacen entrega de un listado de requerimientos. De
acuerdo con el siguiente listado, ¿cuál de los siguientes requerimientos
no es realizable mediante lógica combinacional?
La información dispuesta en el bus de datos se podrá direccionar hacia las

diferentes tarjetas internas del sistema digital.
La información que hay en los diferentes puertos de entrada se deberá

poder dirigir hacia un bus de datos, seleccionando la dirección respectiva
del puerto y un ENABLE.
La información que llegue a la tarjeta de visualización, deberá convertirse

a un código adecuado para ser mostrada en una matriz de LEDs.
Si el usuario cambia la dirección de selección, se deberá guardar la

información disponible en el bus de datos hasta que oprima nuevamente
el ENABLE, mediante una realimentación de la salida a la entrada.
Esta situación no se puede realizar con lógica combinacional, pues

requiere un almacenamiento o memoria. Una vez los datos cambien
en la entrada, se verá reflejado el cambio en la salida.
Los multiplexores, además de ser usados para la selección de datos,

pueden funcionar como generadores de funciones lógicas. Partiendo de
una tabla de verdad, se seleccionan los mintérminos y se ponen a un
nivel de voltaje ALTO. Las demás entradas se ponen en bajo. De esta
manera, al poner en las entradas de selección la combinación adecuada,
se puede ver el resultado en la salida.
Para el siguiente circuito (asumiendo que las entradas y salidas están

numeradas de arriba abajo):
¿Quá valor hay en las salidas?
Y0 está en 1 y Y1 está en 1.
El multiplexor tiene la entrada de selección en 10, por lo tanto se

toma la tercera entrada de arriba hacia abajo, que está en ALTO. En
el demultiplexor, esta salida se direcciona hacia la salida Y1, pues la
dirección del demultiplexor está en 1.
Puntaje del examen: 26.25 de 75

Parcial - Escenario 4 - PRIMER BLOQUE-TEORICO - PRACTICO - SISTEMAS DIGITALES Y ENSAMBLADORES - (GRUPO2)

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Parcial - Escenario 4 - PRIMER BLOQUE-TEORICO - PRACTICO - SISTEMAS DIGITALES Y ENSAMBLADORES - (GRUPO2)

Încărcat de

Drepturi de autor:

Formate disponibile

7/4/2020 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO2]

Fecha de entrega 7 de abr en 23:55 Puntos 75 Preguntas 20

Volver a realizar el examen

Intento Hora Puntaje

Puntaje para este intento: 26.25 de 75

Incorrecto Pregunta 1 0 / 3.75 pts

Un sistema de control cuenta con un sensor de temperatura que se

De acuerdo con la información recibida por los sensores, es posible

La señal es analógica y requiere ser procesada para utilizarla en un

Como la señal tiene un voltaje mayor a 1,5 voltios y menor a 5 voltios, es

La señal es de tipo digital y puede ser usada en un circuito TTL.

La señal no es de tipo digital, pues su forma de onda es continua.

La señal es digital, pero requiere que se baje su nivel entre 0 y 1 voltio

Pregunta 2 3.75 / 3.75 pts

El complemento a 2 es un método muy utilizado en los circuitos

En un circuito restador, el complemento a 2 se implementa:

Negando el resultado obtenido de la suma de los dos números y luego

Mediante inversores, se obtiene el complemento a 2 y se suma con otro

Sumando un número más el complemento a 1 del otro, con acarreo de

Este es el método correcto para la resta.

Negando las dos entradas a sumar y agregando un 1 desde el acarreo de

Incorrecto Pregunta 3 0 / 3.75 pts

La paridad es un método de detección de errores muy utilizado, debido a

Con el fin de recibir un mensaje utilizando el método de paridad impar, se

Sabiendo que la salida de ERROR se debe activar cuando haya un error

Se deben cambiar todas las compuertas a XNOR.

Al cambiar todas las compuertas por XNOR, el circuito se convierte

Modificar el circuito, pues este no es detector de paridad, sino generador

Incorrecto Pregunta 4 0 / 3.75 pts

Muchos de los elementos que funcionan de manera “automática” en

En un ascensor por ejemplo, cuando un usuario escoje uno de los pisos a

Codificación, de varias entradas a un valor binario.

Codificación, de una entrada a varias salidas.

Decodificación, de una entrada a varias salidas.

La decodificación es el proceso opuesto, de binario a una salida

Decodificación, de varias entradas a un valor binario.

Incorrecto Pregunta 5 0 / 3.75 pts

La agrupación de datos en un mapa de Karnaugh se debe hacer siempre

entonces agrupar de a 1, 2, 4, 8 y 16 datos. Dados los siguientes mapas

La expresión resultante de ambos es equivalente y puede simplificarse

El circuito de la derecha retorna la expresión

Los dos mapas permiten resolver problemas completamente opuestos.

El circuito de la izquierda retorna la expresión

La expresión mostrada es errónea. La expresión correcta es

Incorrecto Pregunta 6 0 / 3.75 pts

Usted está diseñando un sistema para operaciones entre números

Dados los números sin signo A: 1100 y B: 1001, el sistema debería

10101 para la suma, 0011 para la resta y 1101100 para la multiplicación.

0011 para la suma, 10101 para la resta y 1100110 para la multiplicación.

En decimal, y . Para la suma , en

No se pueden realizar las operaciones, pues los números no tienen signo.

01010 para la suma, 1100 para la resta y 0010011 para la multiplicación.

Incorrecto Pregunta 7 0 / 3.75 pts

Los teoremas de De Morgan son utilizados para la simplificación de

Utilizando los teoremas de De Morgan:

Se separa el primer término y queda

No es posible realizar una mayor simplificación.

el teorema de De Morgan dice que

Se puede aplicar la negación al primer término y dejar como

Incorrecto Pregunta 8 0 / 3.75 pts

La simplificación booleana consiste en un conjunto de postulados que

Si se aplica la regla 10 al término , por lo tanto la

Pregunta 9 3.75 / 3.75 pts