FLIP FLOPS

DIAGRAMA GENERAL DE UN SISTEMA DIGITAL

 FLIP FLOOS
DEFINICION:
Dispositivo formado por un ensamble de compuertas lógicas
diseñados para el almacenamiento de información. También se les
conoce con el nombre de “latch”, “registro básico” y “multivibrador
biestable”.
 FLIP FLOPS
FLIP FLOPS CON COMPUERTAS NAND
ESTABLECER = RESTABLECER = 1

SET = CLEAR = 1 Estado normal de reposo y no tiene efecto en el

estado de la salida.
 FLIP FLOPS
FLIP FLOPS CON COMPUERTAS NAND
ESTABLECER = 0 y RESTABLECER = 1

SET = 0 y CLEAR = 1 Pulso bajo en SET siempre causará que el

FF termine en Q = 1 y se le denomina estado de establecimiento.
 FLIP FLOPS
FLIP FLOPS CON COMPUERTAS NAND
ESTABLECER = 1 y RESTABLECER = 0

SET = 1 y CLEAR = 0 Pulso bajo en CLEAR siempre causará que

el FF termine en Q = 0 y se le denomina estado de
restablecimiento.
 FLIP FLOPS
FLIP FLOPS CON COMPUERTAS NAND – TABLA DE LA VERDAD

Símbolo
 FLIP FLOPS
RESUMEN BASICO DEL FF CON COMPUERTAS NAND
 FLIP FLOPS
FLIP FLOPS CON COMPUERTAS NOR

Símbolo
 FLIP FLOPS
RESUMEN BASICO DEL FF CON COMPUERTAS NOR
 FLIP FLOPS
EJEMPLO
Determine la forma de onda de Q para las entradas del FF SC con
compuertas NOR. Inicialmente Q=0.
 FLIP FLOPS
SEÑALES DE RELOJ
Los sistemas digitales pueden operar de dos formas:

• La salida de los circuitos lógicos

puede cambiar de estado en
cualquier momento en que una o
más de las entradas cambien.

Sistema
asíncrono
 FLIP FLOPS
SEÑALES DE RELOJ

• Los tiempos exactos en que la salida

puede cambiar de estado se
determinan por una señal llamada
señal de reloj.

Sistema
síncrono
 FLIP FLOPS
SEÑALES DE RELOJ
La señal de reloj es un tren de pulsos rectangulares.

Cuando en reloj cambia de “0” a “1” se le denomina transición de

pendiente positiva (TPP).
Cuando en reloj cambia de “1” a “o” se le denomina transición de
pendiente negativa (TPN).
 FLIP FLOPS
SEÑALES DE RELOJ

Los FF sincronizados por reloj tienen una entrada de reloj (CLK) que
se activa sobre TPP o TPN.
 FLIP FLOPS
FLIP FLOP SC SINCRONIZADO POR RELOJ
TPP
 FLIP FLOPS
FLIP FLOP SC SINCRONIZADO POR RELOJ
TPN
 FLIP FLOPS
FLIP FLOP SC SINCRONIZADO POR RELOJ TPP

El circuito tiene tres secciones:

1. Un registro básico de compuertas NAND formado por NAND3 y NAND4.
2. Un circuito conductor de pulsos formado por NAND1 y NAND2.
3. Un circuito detector de flanco.
 FLIP FLOPS
EJEMPLO
Determine la forma de onda de Q para las entradas del FF SC con
CLK. Inicialmente Q=0.
 FLIP FLOPS
FLIP FLOP JK SINCRONIZADO POR RELOJ
TPP
 FLIP FLOPS
FLIP FLOP JK SINCRONIZADO POR RELOJ
TPN
 FLIP FLOPS
FLIP FLOP JK SINCRONIZADO POR RELOJ
 FLIP FLOPS
EJEMPLO
Determine la forma de onda de Q para las entradas del FF JK con
CLK. Inicialmente Q=1.
 FLIP FLOPS
FLIP FLOP D SINCRONIZADO POR RELOJ
 FLIP FLOPS
FLIP FLOP D SINCRONIZADO POR RELOJ

Implantación de un flip flop D sincronizado por reloj a partir de un flip flop SC.
 FLIP FLOPS
ENTRADAS ASINCRONAS
• Las entradas S, C, J, K y D en los FF sincronizados por reloj
reciben el nombre de entradas síncronas porque su efecto sobre
la salida de FF se sincroniza con la entrada CLK.
• Las entradas asíncronas operan independientemente de las
entradas síncronas y de la entrada CLK.
• Las entradas asíncronas fijan el FF en el estado 1 o 0 en
cualquier instante, sin importar las condiciones presentes en
las entradas síncronas y la entrada CLK.
 FLIP FLOPS
FF JK con CLK y entradas asíncronas
 FLIP FLOPS
FF JK con CLK y entradas asíncronas
 FLIP FLOPS
FF JK con CLK y entradas asíncronas
Determine la forma de onda de Q para el FF mostrado. Inicialmente
Q=1.