Divisor de frecuencia (Flip-Flops)
Aimacaña Cristhian1, Brito Walter2, Cabascango José3, Cabrera Carlos4.
Universidad Politécnica Salesiana
Quito, Ecuador.
caimacanat@est.ups.edu.ec, wbritot@est.ups.edu.ec, ccabrerap1@est.ups.edu.ec,
jcabascangoc@est.ups.edu.ec
Resumen- En el siguiente informe se estudiará a fondo el divisor
de frecuencia, su funcionamiento, sus aplicaciones y nos
enfocaremos en la utilización de los flip flops para generar un
divisor de frecuencia, especialmente se utilizará el flip flop JK ya
que una de las aplicaciones que ofrece este dispositivo es la
división de frecuencia de una señal entrante cuando sus entradas
J y K marcan 1, este divisor de frecuencia será sincrónico.
Abstract-- In the following report we will study in depth the
frequency divider, its operation, its applications and we will focus
on the use of flip flops to generate a frequency divider, especially
the JK flip flop will be used as one of the applications offered This
device is the frequency division of an incoming signal when its
inputs J and K mark 1, this frequency divider will be synchronous.
I. INTRODUCCIÓN
Se llama divisor de frecuencia a un dispositivo electrónico
que divide la frecuencia de entrada en una relación casi siempre
entera o racional. La forma de la señal de salida puede ser
simétrica o asimétrica. Una aplicación de los flip flop es la
división de la frecuencia de la señal entrante. Al poner el flip
flop JK en estado de basculación (J=K=1) y aplicamos un tren
de impulsos a la entrada del reloj, la salida de Q es también un
tren de impulsos con el doble de periodo y la mitad de
frecuencia de la señal de entrada del clock. Entonces podemos
usar para dividir la frecuencia en dos o en múltiplos de dos
haciendo más conexiones entre flip flop JK en estado de
basculación.
II. FLIP FLOPS
Un biestable, también llamado báscula (flip-flop en
inglés), es un multivibrador capaz de permanecer en un estado
determinado o en el contrario durante un tiempo indefinido.
Esta característica es ampliamente utilizada en electrónica
digital para memorizar información. El paso de un estado a
otro se realiza variando sus entradas. Dependiendo del tipo de
dichas entradas los biestables se dividen en asíncronos y
síncronos.
La principal diferencia es que el asíncrono solo tiene
entradas de control, sin embargo, el síncrono dispone además
de una entrada para sincronismo o reloj. Si las entradas de
control dependen de la de sincronismo se denominan síncronas
y en caso contrario asíncronas. Por lo general, las entradas de
control asíncronas prevalecen sobre las síncronas. La entrada
de sincronismo puede ser activada por nivel (alto o bajo) o por
flanco (de subida o de bajada). Dentro de los biestables
síncronos activados por nivel están los tipos RS y D, y dentro
de los activos por flancos los tipos JK, T y D. Los biestables
síncronos activos por flanco (flip-flop) se crearon para
eliminar las deficiencias de los latches (biestables asíncronos
o sincronizados por nivel). [1]
A. Flip Flop RS
Tiene tres entradas: S, R y CP. La entrada CP no se
describe dentro del recuadro debido a que se reconoce
fácilmente por un pequeño triángulo. El triángulo es un
símbolo para el indicador dinámico y denota el hecho que el
flip-flop responde a una transición del reloj de entrada o flanco
de subida de una señal de un nivel bajo (o binario) a un nivel
alto (1 binario). Las salidas del flip-flop se marcan con Q y Q´
dentro del recuadro. Se le puede designar al flip-flop un
nombre de variable diferente, aunque se escriba una Q dentro
del recuadro. En este caso la letra escogida para la variable del
flip-flop se marca por fuera del recuadro y a lo largo de la línea
de salida. El estado del flip-flop se determina del valor de su
salida normal Q. Si se desea obtener el complemento de salida
normal, no es necesario usar un inversor ya que el valor
complementado se obtiene directamente de la salida Q´. [2]
Tabla 1
TABLA DE VERDAD FLIP FLOP RS
S R Q(t+1)
0 0 Memoria
0 1 0
1 0 1
1 1 Indeterminada
Fig. 1. Diagrama flip flop RS
B. Flip flop D
El flip-flop D resulta muy útil cuando se necesita
almacenar un único bit de datos (1 o 0). Si se añade un inversor
a un flip-flop S-R obtenemos un flip-flop D básico. El
funcionamiento de un dispositivo activado por el flanco
negativo es, por supuesto, idéntico, excepto que el disparo
tiene lugar en el flanco de bajada del impulso del reloj.
Recuerde que Q sigue a D en cada flanco del impulso de reloj.
Para ello, el dispositivo de almacenamiento temporal es de dos
estados (alto y bajo), cuya salida adquiere el valor de la entrada
D cuando se activa la entrada de sincronismo, C [2].
En función del modo de activación de dicha entrada de
sincronismo, existen dos tipos:
 Activo por nivel (alto o bajo), también
denominado registro o cerrojo (latch en inglés).
 Activo por flanco (de subida o de bajada).
 Tabla 2 Tabla 4
TABLA DE VERDAD FLIP FLOP D TABLA DE VERDAD FLIP FLOP D
C D Q Q Q Q(t+1)
0 X Memoria 0 0 0
1 0 1 0 1 1
1 1 0 1 0 1
1 1 0

Fig.2, Circuito Flip Flop D

C. Flip flop JK

El "flip-flop" J-K, es el más versátil de los flip-flops
básicos. Tiene el carácter de seguimiento de entrada del flip-
flop D sincronizado, pero tiene dos entradas, denominadas
tradicionalmente J y K. Si J y K son diferentes, la salida Q
toma el valor de J durante la subida del siguiente pulso de
sincronismo. Si J y K son ambos low (bajo), entonces no se
produce cambio alguno. Si J y K son ambos high (alto),
entonces en la siguiente subida de clock la salida cambiará de
estado.
El flip-flop J-K es utilizado como circuito electrónico
capaz de dividir la frecuencia de una señal de entrada entre
dos. Este circuito se implementa colocando las entradas de
excitación del flip-flop J-K en modo de conmutación y
colocando la señal de entrada del circuito en la entrada CLK
del flip-flop, entonces en la salida Q se obtendrá una señal
cuya frecuencia es la mitad de la señal de entrada. [2]
Tabla 3
TABLA DE VERDAD FLIP FLOP JK
J K Q Ǭ
0 0 Memoria
0 1 0 1
1 0 1 0
1 1 Complementa
Fig. 4. Diagrama flip flop T
III.DIVISOR DE FRECUENCIA
Se dice divisor de frecuencia un circuito que recibe en
entrada una señal de una frecuencia determinada f y da una
señal de salida de frecuencia f/n donde n es un número entero.
La necesidad de un divisor de frecuencia, ya que tiene tanto
con una y la misma señal de clock debe conducir circuitos en
diferentes frecuencias, y porque es más fácil para estabilizar
por medio de un circuito en el cuarzo un circuito dado a una
tasa superior y luego obtener una frecuencia más baja, que
también se estabilizado, aunque no es un cristal de cuarzo a la
frecuencia deseada.
A. Características
Un divisor de frecuencia se puede construir con flip-flops
J-K tomando la salida de una celda como la entrada de clock
del siguiente. Las entradas J y K de cada flip-flop se conectan
a 1 (alta), para producir una conmutación con cada ciclo del
clock de entrada. Por cada dos conmutaciones de la primera
celda, se produce una conmutación en la segunda celda, de
modo que su salida está a la mitad de frecuencia que la
primera. La salida de la cuarta celda va a 1/16 parte de la
frecuencia del clock de entrada. El mismo dispositivo es útil
como contador binario. [3]

Fig. 3. Diagrama Flip Flop JK

D. Flip flop T
Dispositivo de almacenamiento temporal de 2 estados (alto
y bajo). El biestable T cambia de estado ("toggle" en inglés)
cada vez que la entrada de sincronismo o de reloj se dispara
mientras la entrada T está a nivel alto. Si la entrada T está a
nivel bajo, el biestable retiene el nivel previo. Puede obtenerse
al unir las entradas de control de un biestable JK, unión que se
corresponde a la entrada T. No están disponibles
comercialmente. [2]

Fig.5. Divisor de frecuencia

 Un divisor de frecuencia consiste en transformar una alta
frecuencia a una baja frecuencia, esta transformación o
división se logra mediante el uso de flip-flops; recuérdese que
un flip-flop es un dispositivo electrónico que permite
almacenar un 1 o un 0.
 Para este divisor se usan flip-flops tipo JK.
Al someter una señal de reloj a un flip-flop, ésta se reduce
a la mitad (en frecuencia), de forma más general se tiene la
expresión:
Fout =fin2N
Para la implementación de este divisor a nivel de hardware
se usa la FPGA Altera DE0; como se especifica en su manual
de usuario esta posee un reloj u oscilador de 50MHz, entonces
estos 50MHz son la señal de reloj de entrada.
Se procede a dar valores arbitrarios a N para encontrar un
valor aproximado a 1 Hz.
 Una manera más eficiente de implementar
divisores de frecuencia es por medio del uso de
contadores sincrónicos y lógica combinacional
para generar la señal de salida.
REFERENCIAS
[1] M. Gonzales Urmachea, «Circuitos digitales,» UNAM,
México, 2003.
[2] C. Rivero Luna, «Docplayer,» 12 mayo 2017. [En línea].
Available: www.docplayer.es/21050746-1-4-biestables-
sincrono.html. [Último acceso: 01 enero 2019].
[3] K. Ogata, Ingeniería de Control Moderna, Madrid: Pearson
Educación, 2010.
[4] G. Bahamondez, "tecnologia-industrial.es," 09 2013.
[Online]. Available: http://www.tecnologia-
industrial.es/Transformador.htm.

Fout =50MHz2N

Para N=25, se tiene:

Fout =1.49Hz

Para N=26, se tiene:

Fout =0.74Hz

Se observa que los anteriores valores son distantes del

valor 1 Hz, se escoge N=24 para realizar el siguiente análisis.

Para N=24, se tiene:

Fout =2.98Hz

Como se puede observar, el anterior resultado es similar a

3 Hz, aquí entra entonces el concepto de contadores
asíncronos, se usa un contador módulo 3, este contador
permite dividir por 3 la señal de reloj que arrojan los 24 flip-
flops.
Entonces se llega a un valor muy aproximado de 1 Hz

Fout = 0.99Hz

Los divisores de frecuencias pueden seguir una

aproximación de dos tipos:
- Tradicionales Filtro Pasivo utilizado en sonido Hi-fi,
- Filtro Activo con características superiores en
comparación con el filtro pasivo, utilizado preferiblemente
en los crossovers de 4 vías de 24 dB / octava [4].

IV. CONCLUSIONES

 Al utilizar varios flip flops JK conectados en

cascada, se logró obtener un divisor de
frecuencia, cada uno de los flip flops dividía a la
frecuencia de entrada para dos, hasta lograr
dividir la frecuencia a F/16.