Generador de Portadora

Penagos Viatela K. L., 2420162018, Ladino Polanco K. D., 2420151034, Gómez

Valderrama M. G., 2420151011
Ingeniería Electrónica
Universidad de Ibagué
2420162018@estudiantesunibague.edu.co
2420151034@estudiantesunibague.edu.co
2420151011@estudiantesunibague.edu.co

inductor para reducir la ineficiencia de la topología se obtiene

1. Planteamiento del problema
Se establece un diseño de generador de portadora, tal que
cumpla con los siguientes requisitos:
-Potencia de salida en el rango de 100mW a 200mW
-Frecuencia entre 10 y 300 MHz
Para satisfacer ambas necesidades se selecciona una
frecuencia de 16 MHz con una potencia de 100mW.
Utilizando el siguiente circuito base
en la carga la mitad de la potencia disipada por el transistor.
3. Procedimiento
En primer lugar, se comprueba la topología del circuito y se
verifica que cumple con el criterio de fase de Barkhausen, en
caso contrario se deberá hacer las modificaciones necesarias
para proseguir con el diseño.

Dado que las impedancias Z1 y Z2 tienen signo contrario, la

Conformado por dos etapas, la primera realizada con Q1 es el
encargado de entregar las oscilaciones de 16 MHz teniendo
como carga la resistencia de entrada de la segunda etapa
basada en Q2, la cual se encargará de satisfacer la potencia
necesaria para el diseño en una resistencia de 1㏀.
red 𝛽 no invierte la fase de la señal, por lo tanto, el
amplificador no la puede invertir tampoco, cómo se trabaja un
base común esto ya se confirma. Entonces la topología
seleccionada cumple el criterio de fase de Barkhausen, por lo
que es capaz de generar una señal portadora si el criterio de
amplitud se cumple igualmente.
Ya comprobada la topología del oscilador se procede a
diseñar la etapa de potencia. Mediante Ley de Ohm y Ley de
Watt se obtiene el voltaje necesario que actúa sobre la carga
para la potencia deseada, entonces:

2. Consideraciones iniciales
Dado el uso de la configuración base común en clase A se
sabe que la potencia entregada en su respectiva carga es
cuatro veces menor a la disipada en el transistor, por el
contrario, en la etapa de potencia al usar el transistor en
emisor común en clase A reemplazando la RC por un
 Calculado el paralelo R’c :
Usando los valores propuestos para el diseño se halla el
voltaje necesario, entonces VL = 10 V. Para esta etapa se
establecen los siguientes criterios:
● HFE = 63
● Av = -10
● L2 = 1 uH Ya conociendo todos los datos necesarios se usa la expresión
(2.3) y se obtiene la resistencia del emisor (RE2):
En primera instancia, se obtiene la corriente de colector
mediante el concepto de ineficiencia de la topología, la Ley
de Ohm y la ley de Watt, estableciendo las ecuaciones y
despejando Ic se obtiene:

Usando la expresion (2.2) con los valores para el diseño: Para la red de polarización de realiza la malla conformada
por colector, emisor y base (CBE):

Una vez halla la Ic del amplificador se encuentra la resistencia

interna del transistor (re), dando como resultado re
= 1.83Ω. Con este valor y la ganancia propuesta para la etapa
se halla la resistencia de emisor mediante la expresión de
ganancia de un emisor común:
Conociendo el valor de Vcc se procede a hallar la resistencia
de base:

La R’c se encuentra dada por el paralelo formado por la carga

y la resistencia paralelo del inductor (Rpar) utilizado. Para la
Rpar se obtiene el factor de calidad (Qo) mediante la siguiente
expresión tomada de la hoja de datos del tipo de inductor
utilizado:

Una vez de obtiene la resistencia de base mediante el divisor

Realizando la medida del inductor se obtiene un diámetro de de voltaje para VB y el paralelo de R3 y R4, se tiene:
4 mm y una longitud de 10.5 mm, reemplazando estos valores
en la expresión (2.4):

Reemplazando los datos conocidos en la expresión de Rpar,

se obtiene:
Para finalizar con esta etapa se halla la resistencia de entrada
que será la carga del oscilador, mediante la expresión dada en
el segundo capítulo de Savant:
Esto da como resultado un re = 47.27Ω. Cómo se elige
desacoplar RB la ganancia depende únicamente de re, R’E y
R’C. El uso de RE’ en el circuito topológico encuentra si razón
al aumentar la resistencia de entrada para reducir la ganancia
para evitar la saturación de las oscilaciones, como la re tiene
un valor relativamente alto el uso de RE’ no es necesario. R’C
se establece como:

Iniciando con el diseño del oscilador para obtener la potencia

necesaria en la salida esta etapa se utiliza la ecuación (2.5),
para proceder a hallar la corriente de colector del oscilador,
entonces:

El voltaje de la carga se selecciona de 1v debido a la ganancia

propuesta de la etapa de potencia. Continuando con el diseño Donde R’i es:
del oscilador, se sabe que el amplificador clase A posee un
25% de eficiencia, entonces:

Cómo se selecciona una L de 1uH con una Qo = 100 obtenida

Para la potencia el en transistor se tiene: por (2.4) se obtiene una Rpar = 10.1㏀, entonces se procede a
hallar los capacitores C1 y C2.

En este punto se necesita la relación del derivador capacitivo

Despejando PQ de (2.6) e igualando con (2.7) se obtiene:
despejando la relación de C2 a Cs de obtiene:

Para ICQ:
Siendo Ri = re:

Utilizando (2.8) con los valores planteados anteriormente se

obtiene un valor ICQ = 0.55mA. Se sabe que la ganancia de
un amplificador en configuración base común para la
topología elegida es de:

Con este valor de N se halla R’i :

Para re se sabe que:
Ya con todos los valores necesarios se procede a encontrar
la ganancia del amplificador, R’c da como resultado:

Llevando todos los valores a (2.10), sabiendo que la

resistencia de base está desacoplada y que RE’ no es
necesaria:

Dejando RE1 = 4700Ω, halla Vcc mediante la malla CBE,

llegando a:
Teniendo la ganancia se procede a hallar 𝛽 mediante la
ganancia final de lazo, suponiendo A𝛽 = 1.5 para que la etapa
se capaz de oscilar y mantener las oscilaciones sin llegar a
saturarse, dando como resultado 𝛽 = 0.053.

Luego, see encuentra en valor del capacitor total en

la red de sintonización mediante:

Usando el voltaje y la corriente de base se halla RB, tal que:

Se obtiene un Ct = 98.94 pF, como se trabaja el amplificador

en configuración base común, Co es cero. Se selecciona a
disposición un capacitor variable Cf entre el rango de 2.7 y 10
pF, colocando un valor central Cf = 5.1 pF, entonces
despejando Cs de (2.16) se obtiene:

Mediante el divisor de voltaje y la operación de resistores en

Dado como resultado Cs = 93.84 pF, para los capacitores C1 paralelo, se hallan los valores de R1 y R2:
y C2 se establece un sistema de dos ecuaciones con dos
incógnitas del resultado serie de capacitores y la red 𝛽 del
circuito, queda planteado como:

Como se conocen los valores de Cs y 𝛽 se soluciona el sistema

dando como resultado, C1 = 99 pF y C2 = 1771 pF

Para la red de polarización se supone una resistencia de emisor

10 veces mayor que RE, el choque de radiofrecuencia se utiliza
para evitar que RE interfiera con la resistencia de entrada,
como esta se supone 100 veces mayor, gracias a la baja
corriente de colector, el inductor no tiene función en este caso.
Dejando la rama de emisor:
Los capacitores CC, CB y CL se
seleccionan de tal modo que sean un corto
en comparación con la resistencia de
colector o base, se elige el de menor
reactancia para los tres capacitores.
Entonces CC = CB = CL = 744 pF

4. Conclusiones
- Si se desea cargar el circuito con una
resistencia de bajo valor, se recomienda
usar una etapa de acople o usando C1 y C2
como derivador capacitivo para reflejar
esa RL en una R’L que será de mayor valor
y que permita el correcto funcionamiento
del oscilador.
- Si el circuito al cual se desea alimentar
con el oscilador requiere una potencia de
entrada alta, se recomienda añadir una
etapa intermedia la cual estará encargada
de la potencia llevando una impedancia de
entrada alta como la carga del oscilador.
- El capacitor Cf establece una variación
mínima de la frecuencia, debido al
pequeño valor que posee.

-La etapa de potencia es fundamental para

desarrollar este laboratorio, ya que así se
utilice un transistor de potencia este puede
llegar a disipar mucho calor y haciendo
que la frecuencia varíe significativamente.

Referencias

[1] Krauss, H. and Bostian, C. (1994).

Estado sólido de Ingeniería de
radiocomunicación. LIMUSA, pp.
150-154.
[2]
https://html.alldatasheet.es/html-
pdf/16169/PHILIPS/BD135/2
44/1/BD135.h
Anexos

Circuito final con los valores calculados