Maquina Secuencial

UNIVERSIDAD TÉCNICA DE AMBATO
FACULTAD DE INGENIERÍA EN SISTEMAS, ELECTRÓNICA E INDUSTRIAL

PERÍODO ACADÉMICO: SEPTIEMBRE/2017-FEBRERO/2018
FISICA DE SEMICONDUCTORES
FORMATO DE TRABAJO FINAL
I. PORTADA
Facultad de Ingeniería en Sistemas, Electrónica e Industrial
“Proyecto Académico Final”
Título: Compuertas lógicas
Carrera: Electrónica y comunicaciones ..
Área Académica: Física - Electrónica
Línea de Investigación: NanotecnologíaCiclo Académico y Paralelo 5 ” A”
Alumnos participantes: Guzman Zabala Jonathan Vinicio
Módulo y Docente: Electrónica digital Ing. Gordon Diego
II. INFORME DEL PROYECTO

 PP
 YY
1.1 Título
Maquinal secuencial
1.2 Objetivos
Desarrollar un una maquina secuencia con 2 entradas externas
1.3 Resumen
En el presente proyectos pretendemos realizar una maquina secuencial de 2 entradas externas
con 3 flip flop J
1.4 Palabras clave: (Maquina ,Secuencial , flip flop.)
1.5 Introducción
Las compuertas lógicas son dispositivos electrónicos y están conformados con componentes
electrónicos discretos que utilizan las funciones booleanas para su funcionamiento en el presente
proyecto a partir de la utilización de la mismas pretendemos demostrar la función
Con su respectiva tabla de verdad para verifica el funcionamiento de las compuertas lógicas y la
aplicación de los min términos para la obtención de los resultados.
1.6 Materiales y Metodología
 Materiales.
Componente Electrónico o
Herramienta
Integrado 74-08
Ilustración 1.-Integrado74-08
Integrado 74-32
Integrado 74-86
Integrado 74-76
Integrado 74-04
Display
Ilustración6.- Display
Baquelita
Ilustración7.-Baquelita
Estaño
Ilustración8.- Estaño
DIPW
Ilustración9.- Dipswitch
Acido férrico
Ilustración9.- Dipswitch
Metodología. -
COMPUERTAS LÓGICAS
Lógica Positiva
En esta notación al 1 lógico le corresponde el nivel más alto de tensión y al 0 lógico el nivel más bajo,
pero que ocurre cuando la señal no está bien definida. Entonces habrá que conocer cuáles son
los límites para cada tipo de señal (conocido como tensión de histéresis), en este gráfico se puede ver
con mayor claridad cada estado lógico y su nivel de tensión.
Ilustración 1.- Lógica positiva
Lógica Negativa
Aquí ocurre todo lo contrario, es decir, se representa al estado "1" con los niveles más bajos de tensión
y al "0" con los niveles más altos.
[ CITATION Man7 \l 12298 ]
Ilustración 2.-Logica Negativa

Por lo general se suele trabajar con lógica positiva, la forma más sencilla de representar estos estados es
como se puede ver en el siguiente gráfico.
Ilustración 3.- Nivel Alto y Bajo

Compuertas Lógicas
Las compuertas lógicas son dispositivos que operan con aquellos estados lógicos mencionados en lo
anterior y funcionan igual que una calculadora, de un lado ingresas los datos, ésta realiza una
operación, y finalmente, te muestra el resultado.
Ilustración 4.- Ejecución de la compuerta

INTEGRADOS
7408
 Tensión de Cashampeo Vcc: 5 ±0.25
 Tensión de entrada nivel rodilla VIH: 2.0 a 5.5
 Tensión de entrada nivel janiwi VIL: -0.5 a 0.8
 Tensión de salida nivel alto VOH condiciones de funcionamiento: VCC = 4.75, VIH = 2.0 / 2.4
a 3.4
 Pin 1: la entrada A de la compuerta 1.
 Pin 2: la entrada B de la compuerta 1.
 Pin 3: aquí veremos el resultado de la operación de la primera compuerta.

 Pin 6: aquí veremos el resultado de la operación de la segunda compuerta.
 Pin 7: normalmente GND:
 Pin 8: aquí veremos el resultado de la operación de la cuarta compuerta.
 Pin 11: aquí veremos el resultado de la operación de la tercera compuerta.
74LS32
El 74LS32N es un circuito de compuerta lógica digital que implementa la disyunción lógica quad-2 de
entrada positiva con 4 compuertas OR independientes y opera en un rango de tensión de alimentación
de 4.75 a 5.25V.
Cuando todas sus entradas están en 0 (cero) o en BAJA, su salida está en 0 o en BAJA, mientras que
cuando al menos una o ambas entradas están en 1 o en ALTA, su SALIDA va a estar en 1 o en ALTA.
En otro sentido, la función de la compuerta OR efectivamente encuentra el máximo entre dos dígitos
binarios, así como la función AND encuentra el mínimo. Se puede ver claramente que la salida X
solamente es "0" (0 lógico, nivel bajo) cuando la entrada A como la entrada B están en "0". En otras
palabras la salida X es igual a 0 cuando la entrada A y la entrada B son 0. Este dispositivo realiza la
función booleana Y = A + B o Y = (A \ • B \) \ en lógica positiva.
Especificaciones
 Familia: LS
 Tipo lógica del circuito: OR
 Número de entradas: 2
 Tensión de alimentación mínima: 4.75 V
 Tensión de alimentación máxima: 5.25 V
 Salida de corriente: 8 mA
 Temperatura de funcionamiento mínima: 0°C
 Temperatura de funcionamiento máxima: 70°C
 Encapsulado: DIP
14 pines
74LS86
La SN74LS86AN es una compuerta OR-exclusiva de 2 entradas cuádruple con tecnología LS y cuatro
compuertas independientes de XOR de 2 entradas. Realizan las funciones booleanas en lógica positiva.
Una aplicación común es como un elemento complemento/verdadero. Si una de las entradas es baja, la
otra entrada se reproducirá en forma real en la salida. Si una de las entradas es alta, la señal en la otra
entrada se reproducirá invertida en la salida. El SN74LS86A se caracteriza por el funcionamiento del

catálogo.
Entrada y salida TTL
Aplicaciones: Industrial, Comunicaciones y Red
Especificaciones
 Tipo de Familia: LS
 Tipo circuito lógico: Compuerta XOR (OR exclusiva)
 Número de entradas: 2
 Tensión de alimentación mínima: 4.75 V
 Tensión de alimentación máxima: 5.25 V
 Salida de corriente: 8 mA
 Temperatura de funcionamiento mínima: 0 ° C
 Temperatura de funcionamiento máxima: 70 ° C
 Encapsulado: DIP
 14 pines
MODELO GENERAL DE UN CIRCUITO SECUENCIAL
Antes de exponer una técnica de diseño de contadores específica, vamos a comenzar con una definición
general de circuito secuencial o máquina de estados: un circuito secuencial está formado por una etapa
de lógica combinacional y una sección de memoria (flip-flops), como se muestra en la Figura. En un
circuito secuencial sincronizado, hay una entrada de reloj en la etapa de memoria, tal como se indica
Ilustración 12.-Circuito secuencial

Para el correcto funcionamiento del circuito se requiere la información almacenada en la etapa de

memoria, así como las entradas de la lógica combinacional (I0, I1, …, Im). En cualquier instante de
tiempo, la memoria se encuentra en un estado denominado estado actual y avanza al estado siguiente
con un impulso de reloj, determinado por las condiciones de las líneas de excitación (Y0, Y1, …, Yp).
El estado actual de la memoria se representa por las variables de estado (Q0, Q1, …, Qx). Estas
variables de estado, junto con las entradas (I0, I1, ..., Im), determinan las salidas del sistema (O0, O1,
…, On)
No todos los circuitos secuenciales tienen variables de entrada y salida como en el modelo general que
seacaba de presentar. Sin embargo, todos tienen variables de excitación y variables de estado. Los
contadores son un caso particular de los circuitos secuenciales sincronizados. En esta sección, se aplica
un procedimiento de diseño general de los circuitos secuenciales a los contadores síncronos a través de
una serie de pasos.
Paso 1: diagrama de estados.
El primer paso en el diseño de un contador consiste en crear un diagrama de estados. Un diagrama de

estados muestra la progresión de estados por los que el contador avanza cuando se aplica una señal de
reloj. Como ejemplo, en la Figura se muestra un diagrama de estados de un contador básico en código
Gray de 3 bits. Este circuito particular no tiene ninguna entrada aparte de la de reloj, y ninguna otra
salida más que las que se toman en cada flip-flop del contador. Si lo desea, puede repasar el código
Gray, descrito en el Capítulo 2.
Ilustración 12.-Circuito secuencial
Paso 2: tabla del estado siguiente

Una vez que se define el circuito secuencial mediante un diagrama de estados, el segundo paso consiste
en obtener una tabla del estado siguiente, que enumera cada estado del contador (estado actual) junto
con el correspondiente estado siguiente. El estado siguiente es el estado al que el contador pasa desde
su estado actual, al aplicar un impulso de reloj. La tabla del estado siguiente se obtiene a partir del
diagrama de estados, y se muestra en la Tabla 8.7 para el contador en código Gray de 3 bits. Q0 es el
bit menos significativo
Ilustración 13.Tabla de estado siguiente

Paso 3: tabla de transiciones de los flip-flops
La Tabla 8.8 es una tabla de transiciones del flip-flop J-K. Se enumeran todas las posibles transiciones
de salida, mostrando cómo evoluciona la salida Q del flip-flop al pasar de los estados actuales a los
estados siguientes. QN es el estado presente en el flip-flop (antes de un impulso de reloj) y QN+1 es el
estado siguiente (después de un impulso de reloj). Para cada transición de salida, se indican las entradas
J y K que dan lugar a la transición. Las “X” indican condiciones indiferentes (la entrada puede ser un 1
o un 0). Al diseñar el contador, se aplica la tabla de transiciones a cada flip-flop del contador, la cual
está basada en la tabla del estado siguiente (Tabla 8.7). Por ejemplo, para el estado actual 000, Q0 pasa
del estado actual 0 al estado siguiente 1. Para que esto ocurra, J0 tiene que ser 1 y es indiferente el
valor que tome K0 (J0 = 1, K0 = X), como se indica en la tabla de transiciones (Tabla 8.8). A
continuación, el estado actual de Q1 es 0 y
permanece en 0 en el estado siguiente. Para esta transición, J1 = 0 y K1 = X. Por último, el estado
actual de Q2 es 0 y permanece en 0 en el estado siguiente. Por tanto, J2 = 0 y K2 = X. Este análisis se
repite para cada estado actual definido en la Tabla
Ilustración 13. Tabla transiciones de flip flop JK

Paso 4: mapas de Karnaugh
Los mapas de Karnaugh se utilizan para determinar la lógica requerida para las entradas J y K de cada
flipflop del contador. Se debe utilizar un mapa de Karnaugh para la entrada J y otro para la entrada K
de cada flip-flop. En este procedimiento de diseño, cada celda del mapa de Karnaugh representa uno de
los estados actuales de la secuencia del contador enumerados en la Tabla 8.7. A partir de los estados J y
K de la tabla de transiciones (Ilustracion 13) se introduce un 1, un 0 o una X en cada celda de la tabla
correspondiente al estado actual, dependiendo de la transición de la salida Q de cada flip-flop n
particular. Para ilustrar este procedimiento, se muestran en la Figura 8.29 dos valores de entrada de
ejemplo para las entradas J0 y K0 del flip-flop menos significativo (Q0). Los mapas de Karnaugh
completos de los tres flip-flops del contador se muestran en la Figura 8.30. Las celdas se agrupan tal
como se indica, obteniéndose las expresiones booleanas correspondientes para cada grupo.
Paso 5: expresiones lógicas para las entradas de los flip-flops

A partir de los mapas de Karnaugh de la Figura 8.30 se obtienen las siguientes expresiones para las
entradas
J y K de cada flip-flop:
Álgebra Booleana y
TEOREMA 1 Ley Distributiva (B+C) = AB+AC
A B C B+C AB AC AB+AC A (B+C)

0 0 0 0 0 0 0 0
0 0 1 1 0 0 0 0
0 1 0 1 0 0 0 0
0 1 1 1 0 0 0 0
1 0 0 0 0 0 0 0
1 0 1 1 0 1 1 1
1 1 0 1 1 0 1 1
1 1 1 1 1 1 1 1
Tabla 1.- Ley Distributiva

TEOREMA 2
A+A = A
AA = A
A A A+A
0 0 0
1 1 1
A A AA
0 0 0
1 1 1
Tabla 2.- Impotencia
TEOREMA 3
Redundancia
A+AB = A
A (A+B) = A
A B A+B X
0 0 0 0
0 1 1 0
1 0 1 0
1 1 1 1
Tabla 3.- Absorción
TEOREMA 4
0+A = A
Equivalente a una compuerta OR con una de sus terminales conectada a tierra
A B=0 X
0 0 0
1 0 1
1A = A
Tabla 4.- Elemento neutro
Lógica y matemáticas
Desde un punto de vista realista, la lógica es una disciplina teórica y filosófica, separada de
las matemáticas. El objetivo de la lógica es el estudio de las propiedades y relaciones lógicas entre los
objetos lógicos (proposiciones, modelos, entidades.). Como todas estas propiedades son independientes
de los sistemas usados para su estudio, se concluye que la lógica filosófica es una ciencia teórica. La
incompatibilidad, verdad, falsedad, o equivalencia son denominadas como propiedades o relaciones
básicas.
También existen otra serie de propiedades y relaciones derivadas, que se dividen en tres
grandes grupos: teoría de modelos (estudia las relaciones básicas fundamentales entre los enunciados
de una teoría), teoría de pruebas (estudio matemático de la derivación) y teoría de la recursión que
estudia la compatibilidad de las derivaciones jugando un papel esencial dentro de la lógica formal.
[ CITATION Day142 \l 12298 ]
1.7 Resultados y Discusión
Como resultado obtuvimos una circuito que obedece a una tabla de verdad, la primera inconveniencia
que encontramos durante el proyecto fue la simplificación de los mapas K además de la conexión en
proteus, se debe tener en cuenta también la temperatura pues si no es la correcta ara que el papel se
adhiera a la baquelita y al momento de retirar se movió el papel y se dañaron todas las pistas.
1.8 Conclusiones
 Las compuerta son usadas ampliamente en el diseño de circuitos de distribución y

computadoras, y sus aplicaciones van en aumento en muchas otras áreas.
 Se puede obtener toda clase de circuitos utilizando las maquinas secuenciales podemos hacer
cualquier contador que necesitemos.
1.9 Recomendaciones
 Tener en cuentan el tipo de cable que se va utilizar además de que la protoboard este en
pleno funcionamiento
 Utilizar un mandil para la corrosión de placa porque el cloruro férrico es difícilmente
retirado de la ropa.
 Sujetar el papel transfer ala baquelita porque mientas se plancha se puede mover y dañar
todo el circuito.
1.10 Referencias bibliográficas
Bibliografía
[1] M. C. Hernandez, «Electronica para todos,» 2015 10 7. [En línea]. Available:

http://www.monografias.com/trabajos71/compuertas-logicas/compuertas-logicas2.shtml. [Último
acceso: 15 5 2018].
[2] D. Piero, «Comouertas logicas,» 14 2 2016. [En línea]. Available:

http://www.logicbus.com.mx/compuertas-logicas.php. [Último acceso: 15 2 2018].
[3] A. Altamirano, «Electronica Digital,» 26 5 2016. [En línea]. Available:

https://sites.google.com/site/electronicadigitalmegatec/home/compuertas-logicas. [Último acceso:
15 5 2018].
[4] D. Moya, «Logica matematicas,» 21 3 2014. [En línea]. Available:

https://angelarendon.wordpress.com/. [Último acceso: 15 5 2018].
1.11 Fotografías y gráficos


Maquina Secuencial

Încărcat de

Informații document

Descriere originală:

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Maquina Secuencial

Încărcat de

Drepturi de autor:

Formate disponibile

UNIVERSIDAD TÉCNICA DE AMBATO

FACULTAD DE INGENIERÍA EN SISTEMAS, ELECTRÓNICA E INDUSTRIAL

FORMATO DE TRABAJO FINAL

II. INFORME DEL PROYECTO

1.4 Palabras clave: (Maquina ,Secuencial , flip flop.)

1.6 Materiales y Metodología

Ilustración 1.- Lógica positiva

Ilustración 2.-Logica Negativa

Ilustración 3.- Nivel Alto y Bajo

Ilustración 4.- Ejecución de la compuerta

 Pin 5: la entrada B de la compuerta 2.

entrada se reproducirá invertida en la salida. El SN74LS86A se caracteriza por el funcionamiento del

MODELO GENERAL DE UN CIRCUITO SECUENCIAL

Ilustración 12.-Circuito secuencial

Para el correcto funcionamiento del circuito se requiere la información almacenada en la etapa de

Paso 1: diagrama de estados.

El primer paso en el diseño de un contador consiste en crear un diagrama de estados. Un diagrama de

Ilustración 12.-Circuito secuencial

Paso 2: tabla del estado siguiente

Ilustración 13.Tabla de estado siguiente

Ilustración 13. Tabla transiciones de flip flop JK

Paso 5: expresiones lógicas para las entradas de los flip-flops

A B C B+C AB AC AB+AC A (B+C)

Tabla 1.- Ley Distributiva

Tabla 2.- Impotencia

1.7 Resultados y Discusión

 Las compuerta son usadas ampliamente en el diseño de circuitos de distribución y

1.10 Referencias bibliográficas

[1] M. C. Hernandez, «Electronica para todos,» 2015 10 7. [En línea]. Available:

[2] D. Piero, «Comouertas logicas,» 14 2 2016. [En línea]. Available:

[3] A. Altamirano, «Electronica Digital,» 26 5 2016. [En línea]. Available:

[4] D. Moya, «Logica matematicas,» 21 3 2014. [En línea]. Available:

1.11 Fotografías y gráficos

S-ar putea să vă placă și