Design

Electron
Production &
Trading of
Educational
S.R.L. Equipment

B1136-D – STA ŢIE DE LUCRU PENTRU

STAŢIE
DEZVOLTARE ELECTRONICĂ
(DIGITALĂ)

MANUAL DE INSTRUCŢIUNI

Electron S.R.L. - MERLINO - MILAN ITALY Tel (++ 39 02) 9065 9200 Fax 9065 9180
Web – www.electron.it , e-mail – electron@electron.it
B1136D06.DOC 05/2006

1
CUPRINS

CAPITOLUL 1 – GENERALITĂŢI ŞI DESCRIEREA SISTEMULUI

1 – Generalităţi
2 – Descriere
3 – Pregătirea staţiei de lucru
4 – Inventarul de componente

CAPITOLUL 2 –MULTIVIBRATOARE TRANZISTORIZATE

1 – Circuit bistabil
2 – Bistabil cu condensatori de accelerare
3 – Operarea circuitului bistabil în modul de comutaţie
4 – Bistabil nesaturat, cu cuplaj pe emitor
5 – Circuit astabil

CAPITOLUL 3 – PORŢI LOGICE DE BAZĂ

1 – Suma logică (SAU LOGIC)

2 – Produsul logic (ŞI LOGIC)
3 – Suma logică negată (SAU-NU LOGIC)
4 – Produsul logic negat (ŞI-NU LOGIC)

CAPITOLUL 4 – PORŢI DIGITALE

1 – Sumar
2 – Operaţia ŞI-NU
3 – Operaţia ŞI
4 – Operaţia SAU
5 – Operaţia SAU-NU
6 – Bistabil RS (Flip-Flop)
7 – Circuit astabil

CAPITOLUL 5 – ADUNAREA ŞI SCĂDEREA DE NUMERE BINARE

1 – Semi-adunarea
2 – Adunarea totală
3 – Scăderea numerelor binare

CAPITOLUL 6 –CONVERTOARE DE COD

1 – Convertor zecimal-binar
2 – Convertor binar-zecimal
3 – Convertor binar-7 segmente

CAPITOLUL 7 – CIRCUITE FLIP-FLOP

1 – Flip-flop de tip RS
2 – Flip-flop de tip D
3 – Flip-flop de tip JK

CAPITOLUL 8 – APLICAŢII ALE CIRCUITELOR FLIP-FLOP

2
 1 – Divizor de frecvenţă (cu 2)
2 – Registru paralel
3 – Numărător binar crescător
4 – Numărător binar descrescător
5 – Numărător presetabil divide-cu-n
6 – Registru de deplasare

CAPITOLUL 9 – CIRCUITUL CMOS SCHMITT DE PRAG

1 – Generarea de nivele logice din semnale cu evoluţie lentă

2 – Generator de intârziere
3 – Generator de temporizare

3
CAPITOLUL 1 – GENERALITĂŢI ŞI DESCRIEREA SISTEMULUI

1 – Generalităţi

B1136 este o unealtă generală pentru pregătirea de circuite electronice atât cu scopuri
de dezvoltare cât şi de antrenament.

B1136 constă într-un panou mare (520x340mm panoul frontal) cu elemente de uz

curent în lucrul în laborator, disponibil în două versiuni, orientate spre (dar nu limitate
la) dezvoltarea de circuite Analogice respectiv Digitale.

Cele două versiuni au în comun filosofia de construcţie, precum şi anumite elemente.

Sunt identificate ca B1136-A respectiv B1136-D pentru versiunile Analogice şi
Digitale.

B1136 se livrează cu kit-uri de componente pentru efectuarea de experimente. Două kit-

uri sunt standard, pentru electronică Analogică respectiv Digitală. Pe lângă acestea, se
pot livra şi kit-uri după specificaţiile clientului, pentru a satisface toate premisele
procesului de predare.
Fiecare combinaţie de kit-uri de componente este însoţit de un manual de experimente
care include şi foile de catalog ale componentelor.

Conţinutul acestui manual se referă la B1136-D (Versiunea pentru electronică Digitală)

echipat cu kit-ul standard de componente pentru experimente din domeniul Electronicii
Digitale, plus eventualele componente cerute special de către client.

4
2 - Descriere

Consultaţi Fig.1, care ilustrează panoul frontal al staţiei de lucru B1136-D.

Partea inferioară cuprinde:

 2 zone mari de placă perforată de test necositorite cu un total de 3320 de contacte.

Sârma suportată este monofilară, cu diametrul conductorului de 0,3 până la 1mm.
Un set de sârma pre-tăiată şi dezizolată se livrează odată cu staţia de lucru.

 1 zonă mare cu socluri pentru circuite integrate, cu un soclu cu 14 pini, două cu 16

pini şi unul cu 20 de pini.
Fiecare pin este accesibil pe socluri mamă standard de 2,5mm, precum şi cu cleme-
crocodil, cu arc. Aceste cleme-crocodil sunt folosite pe scară largă în această staţie
de lucru fiindcă oferă beneficiul conexiunilor rapide şi sigure.
Prinderea sârmei nu necesită instrumente speciale, doar apăsarea cu degetul fiind
suficientă pentru a apăsa arcul şi a elibera sau a prinde un fir. Se acceptă atât firele
monofilare, cât şi firele liţate, cu diametre între 0,3 şi 1,5mm.

 1 bandă multi-găurită pentru suportul şi fixarea de potenţiometre, LED-uri etc.

Această bandă este fixată de bază prin două şuruburi. Aceasta oferă posibilitatea
mutării sau eliminării acestui element.

 2 găuri filetate pe panoul frontal pentru fixarea simplă a elementelor cum ar fi

radiatoare, transformatoare etc. Acestea se recomandă a fi montate pe o placă ce se
poate fixa ulterior pe bază folosind găurile filetate.

Partea superioară a staţiei de lucru include (de la stânga la dreapta):

 Sursa de tensiune cu ieşiri +12/+5/-12VDC, stabilizate şi protejate. Curentul

disponibil este de aprox. 500mA de la fiecare sursă.

Stabilizatoarele de tensiune din această sursă sunt montate intern pe partea

inferioară a staţiei de lucru. O încălzire moderată a acestei părţi este în consecinţă
normală.
Evident, e necesară scoaterea imediată de sub tensiune a staţiei de lucru în cazul
condiţiilor anormale de lucru (încălzire excesivă, fum, miros, vibraţii etc).
Tensiunea de alimentare necesară este de 220 - 240VAC la 50 sau 60Hz. Alte
tensiuni se pot seta la cerere.

 8 indicatori de stare logică. Acestea oferă o indicaţie optică a stării semnalelor din
circuitul în curs de testare.
Indicatorii optici sunt stinşi pentru nivele logice joase (sub 1.2VDC) iar in rest sunt
aprinşi.
Tensiunea maximă de intrare este de 12V (pentru uzul de circuite logice de nivel
mare).

 8 generatoare de stări logice, numerotate S0 până la S7. Acestea oferă comutare fără
salturi între nivele TTL, sub controlul celor 8 comutatoare.

5
 4 generatoare mono-puls, fiecare controlate de câte un buton (B0 până la B3).
Fiecare generator produce un impuls jos-inalt-jos de aprox. 40mspentru fiecare
apăsare a butonului aferent. Ieşirile sunt de nivel TTL.

 1 bloc de 8 rezistenţe, fiecare rezistenţă de 10K . Folosite pentru ridicarea sau

coborârea intrărilor logice ale circuitelor din montaj.
Cele 8 rezistenţe au o bornă comună, marcată cu “C”.

 2 comutatoare binare rotative pe 4 biţi. Fiecare este presetabil să scoată pe ieşiri un

număr de la 0 la 15 (de la0 la F în hexazecimal).
Comutatoarele folosesc un cod “standard, neinversat”: un “0” înseamnă că toate
contactele sut deschise, iar un “F” înseamnă că toate contactele sunt închise.
Punctul comun al celor 4 contacte este marcat prin “C”, în timp ce contactele de
ieşire ale fiecărui comutator sunt marcate cu 1, 2, 4 şi 8, indicând greutatea fiecărei
ieşiri în scara binară.

 1 afişaj cu două cifre cu decodor/convertor, care permite afişajului să accepte două

numere binare (de la 0 la F) ca semnal de intrare.
Intrările sunt doar de nivel TTL. Circuitul poate suferi defecte dacă I se aplică
nivele mai mari de tensiune.
În cazul necesităţii interfaţării cu circuite logice de nivel mare, este suficientă
plasarea unei rezistenţe de 10K până la 47K în serie cu fiecare intrare (8
rezistenţe în total). Aceste rezistenţe vor limita curentul aplicat circuitului integrat
de interfaţă.

 Generatoare de semnal dreptunghiular, ciclu de lucru 50%, reglabile în 6 domenii,

de la 0.1Hz la 100KHz (110KHz).
Sunt disponibile două ieşiri. Una este de nivel TTL, iar cealaltă este o ieţire de tip
Tranzistor NPN cu Colector Deschis, pentru utilizarea cu circuite logice CMOS de
nivele înalte.
O rezistenţă adecvată de ridicare (2K2 to 22K) trebuie conectată între ieşirea
generatorului şi sursa +V a circuitului de test, pentru asigurarea folosirii nivelelor
înalte necesare.

6
Fig.1 – Vederea din faţă a staţiei de lucru

7
Fig.1 – Vederea din faţă a staţiei de lucru

8
9
3 – Pregătirea staţiei de lucru

Această secţiune descrie pe scurt procedurile esenţiale pentru asigurarea funcţionării

corespunzătoare a staţiei de lucru şi că este gata de folosire. Acestea ar putea fi necesare
şi pentru verificarea bunei funcţionări a aparatului proaspăt livrat.

1 – Verificaţi că tensiunea alternativă pentru alimentare are valoarea adecvată pentru

cerinţele staţiei de lucru. Apoi conectaţi cablul de alimentare şi porniţi aparatul.
Măsuraţi tensiunile +5/+12/-12V cu un voltmetru.

2 – Conectaţi un fir cu un capăt la intrarea Indicatorului de Nivel Logic Nr.0 şi cu

celălalt capăt la ieşirea Generatorului de Nivel Logic Nr.0. Comutaţi S0. LED-ul Nr.0
se va aprinde.
Repetaţi acest test pentru fiecare Indicator de Nivel Logic Level şi fiecare Generator de
Nivel Logic.

3 – Conectaţi un fir cu un capăt la ieşirea Generatorului de Mono-puls Nr.0, şi cu

celălalt capăt la intrarea unuia dintre Indicatorii de Nivel Logic. Apăsaţi în mod repetat
butonul "0”. Se va observa o pâlpâire slabă a LED-ului. Iluminarea slabă se datorează
duratei foarte scurte a impulsulu. S-ar putea să trebuiască umbrit LED-ul cu palma.
Repetaţi operaţiunea pentru toate Generatoarele de Mono-puls.

4 – Blocul rezistiv: se verifică cu un Ohmmetru cu o sondă la borna “C” şi cealaltă pe

rând, de la 0 la 7.

5 – Comutatoarele binare. Se foloseşte un ohmmetru cu o sondă fixată la borna “C”, iar

cealaltă de la 1 la 8, după caz.
Comutatorul pe poziţia “0”: toate contactele sunt deschise
Comutatorul pe poziţia “1”: doar contactul “1” este în scurtcircuit cu “C”
Comutatorul pe poziţia “2”: doar contactul “2” este în scurtcircuit cu “C”
Comutatorul pe poziţia “4”: doar contactul “4” este în scurtcircuit cu “C”
Comutatorul pe poziţia “8”: doar contactul “8” este în scurtcircuit cu “C”
6 – Afişajul cu 2 cifre. Conectaţi un capăt de sârmă la sursa de +5V, iar celălalt capăt,
pe rând, la fiecare dintre intrările circuitului (1,2,3,4 - 1,2,3,4 de la dreapta la stânga).
Afişajul va arăta următoarea secvenţă de numere:
01, 02, 04, 08, 10, 20, 40, 80

7 – Generatorul de semnal dreptunghiular. Un test complet va necesita un osciloscop şi

un frecvenţmetru. O verificare mai rapidă se poate efectua după cum urmează:

Conectaţi un capăt se sârmă la Indicatorul de Nivel Logic Nr.0 şi celălalt capăt la ieşirea
TTL a generatorului.
Reglaţi selectorul la cea mai joasă frecvenţă. LED-ul se va aprinde la intervale regulate.
Frecvenţa de pâlpâire e ajustabilă cu butonul de reglaj.
Mutaţi selectorul pe poziţiile superioare. La un moment dat, LED-ul nu va mai pâlpâi şi
va rămâne semi-aprins.

4 – Inventarul de componente

B1136-D include un kit de componente standard pentru efectuarea de experimente.

Lista se găseşte la paragraful 4.1.
10
Un kit suplimentar de componente pentru satisfacerea cerinţelor clientului se poate
livra. Dacă este cazul, componentele sunt listate la paragraful 4.2.

4.1 – B1136-D – Componente standard

1 buc – Corp principal

1 buc – Cablu alimentare
1 buc – Manual de instrucţiuni
1 buc – Kit de componente, constând în:

100 buc – Cabluri pre-dezizolate, de lungimi şi culori variate

20 buc – Conectori banană tată cu capace de plastic
2 buc – Butoane pentru potentiometru
1 buc – Potentiometru 22K
1 buc – Potentiometru 220K
1 buc – Afişaj 7-segmente, catod comun
1 buc – Buton
1 buc – Dip+switch 4 poziţii

10 buc – Rezistor 150, ¼W

10 buc – Rezistor 470, ¼W
10 buc – Rezistor 1K, ¼W
10 buc – Rezistor 2K2, ¼W
10 buc – Rezistor 4K7, ¼W
10 buc – Rezistor 10K, ¼W
10 buc – Rezistor 15K, ¼W
10 buc – Rezistor 22K, ¼W
10 buc – Rezistor 47K, ¼W
10 buc – Rezistor 100K, ¼W
10 buc – Rezistor 1M, ¼W

5 buc – Capacitor 100pF

5 buc – Capacitor 1KpF
5 buc – Capacitor 10KpF
5 buc – Capacitor 47KpF
5 buc – Capacitor 100KpF
5 buc – Capacitor 1F, 25V
5 buc – Capacitor 10F, 25V
5 buc – Capacitor 100F, 25V

8 buc – Tranzistor BC337

8 buc – Diodă 1N4148

4 buc – CMOS IC 4001 – 4 porţi SAU-NU cu 2 intrări

4 buc – CMOS IC 4011 – 4 porţi ŞI-NU cu 2 intrări
4 buc – CMOS IC 4013 – Flip-flop dual
2 buc – CMOS IC 4015 – Registru static dual pe 4-bit
2 buc – CMOS IC 4017 – Numărător/divizor decimal cu ieşiri decodate
2 buc – CMOS IC 4019 – selectare poarta ŞI-SAU
2 buc – CMOS IC 4027
2 buc – CMOS IC 4029 – Numărător selectabil sus/jos
11
2 buc – CMOS IC 4042
4 buc – CMOS IC 4069 – 6 X poartă inversoare
2 buc – CMOS IC 4070 –intrare poarta XOR
2 buc – CMOS IC 4071 –intrare poarta OR
2 pcs – CMOS IC 4081 –intrare poarta AND
4 pcs – CMOS IC 4093 –intrare Schmitt trigger
4 pcs – CMOS IC 40106 – 6 X Schmitt trigger inversor
2 pcs – CMOS IC 4503 – 6 X buffer, neinversor, 3-state
2 pcs – CMOS IC 4511 – BCD/7
2 pcs – CMOS IC 4520 – Numărător binar dual
2 pcs – CMOS IC 4532 – 8-bit decodor principal– decimal/BCD
2 pcs – CMOS IC 74HC138 – decoder binar - zecimal

12
4.2 – Componente comandate de client

Pentru a îndeplini cerinţele clientului specificate în Contractul Nr.: RO/2003/005-

551.05.03.01.01, următoarele componente sunt livrate odată cu staţia de lucru:

Circuite integrate

50 buc – 555
50 buc – 74HC00
50 buc – 74HC02
50 buc – 74HC08
50 buc – 74HC11
50 buc – 741
50 buc – 74HC74
50 buc – 74HC138
50 buc – 74HC112
50 buc – 74HC147
50 buc – 74HC161
50 buc – 74HC137
50 buc – 74HC163
50 buc – 74HC193
50 buc – 14008 (Echivalent 74HC283)

REZISTOARE

50 buc – 100, ¼ W
50 buc – 560, ¼ W
50 buc – 1K, ¼ W
50 buc – 2K2, ¼ W
50 buc – 3K9, ¼ W
50 buc – 10K, ¼ W
50 buc – 100K, ¼ W
50 buc – 1M, ¼ W

VARIOUS

2 buc – Jack 4mm tată, izolat

2 buc – Mufă 4mm mamă, izolată

13
CAPITOLUL 2 – MULTIVIBRATOARE TRANZISTORIZATE

1 – Circuitul bistabil

Figura 1 arată principiile circuitului Bistabil.

Figura 1. – Configuraţia de bază a circuitului bistabil

Bistabilul constă, în fond, într-un amplificator cu două etaje, cuplate în curent continuu,
a cărui ieşire este aplicată la intrarea primului etaj. Defazajul de 180° introdus de
fiecare etaj face ca semnalul reaplicat la intrare are un defazaj de 360° faţă de intrare,
adică reacţia este pozitivă.

Dacă condiţiile de biasing în curent continuu (de analizat) sunt puse corect, unul dintre
cele două etaje va fi ON (saturat) şi selălalt va fi OFF (întrerupt). Oricare dintre cele
două etaje poate fi ON la un moment dat, iar celălalt va fi OFF. Se spune că circuitul
are două stări stabile, de unde vine denumirea dată, de BISTABIL.

Prima parte a experimentului constă în realizarea circuitului ca în fig.1 şi verificarea

capabilităţii bistabile a circuitului.

– La pornire, oricare dintre cele două etaje va fi ON (saturat), la întâmplare. Celălalt

va fi OFF.
– Cu un voltmetru in curent continuu (sau osciloscop) măsuraţi tensiunea dintre
colector şi masă pentru fiecare tranzistor.
– Măsuraţi tensiunea dintre bază şi masă pentru fiecare tranzistor.
– Calculaţi curenţii de bază respectiv colector pentru fiecare tranzistor.
– Calculaţi valorile măsurate, pentru verificarea validităţii măsuratorilor. În special,
verificaţi dacă unul dintre tranzistori este ţinut închis de tensiunea de colector joasă
a celuilalt tranzistor, şi că acesta din urmă este ţinut deschis de către tensiunea de
bază mare aplicată de primul.

14
– Introduceţi un cablu cu un capăt în mufa GND şi cu celălalt capăt atingeţi pentru un
interval scurt de timp colectorul tranzistorului închis (sau baza tranzistorului
deschis). Cei doi tranzistori îşi vor schimba starea.
– Repetaţi comutarea până la asigurarea înţelegerii mecanismului de comutare.

15
2 – Bistabilul cu condensatori de accelerare

Acţiunea reacţiei pozitive care permite bistabilului de bază să comute dintr-o stare în
cealaltă poate fi modificată pentru a permite tranziţii mai rapide prin adăugare unor
condensatori de accelerare, după cum se arată în fig.2.

Fig.2 – Bistabil cu condensatori de accelerare

16
3 – Operarea circuitului bistabil în modul de comutaţie

S-a experimentat deja că, print-un scurt impuls la masă, aplicat colectorului
tranzistorului oprit sau bazei tranzistorului pornit comută circuitul în starea
complementară.
Dacă se aplică la colector, impulsul nu trebuie să fie neapărat la masă, ci e suficient să
fie la un nivel suficient de scăzut pentru a scoate din saturaţie baza celuilalt tranzistor.
Această afirmaţie poate fi tradusă într-o ecuaţie, pentru a calcula amplitudinea minimă a
impulsului. În orice caz, pentru a asigura comutarea corectă, impulsul trebuie să fie
negativ, îngust, şi amplu.

Fig.3 ilustrează modalitatea de obţinere a impulsurilor cu caracteristicile menţionare

anterior. Aceasta constă în folosirea diodelor D1, D2 componentelor R8, C3, R9, PB.

Fig.3 – Operarea comutării circuitului bistabil

Diodele D1 şi D2 aplică impulsul oricărui tranzistor oprit.

Impulsurile sunt generate în urma apăsării butonului PB: condensatorul C3, iniţial
descărcat, are o armătură legată la masă şi se încarcă prin R8. Aceasta generează un
impuls declanşator pentru D1 şi D2.
Când se încetează apăsarea butonului PB , C3 se descarcă prin R8, R9 şi un nou ciclu
este gata de începere.

Efetuaţi un studiu funcţional asupra sistemului de comutare prin analiza formelor de

undă în diferite puncte ale circuitului cu osciloscopul, la apăsări repetate ale butonului.
Se poate folosi generatorul încorporat de semnal dreptunghiular, în locul butonului PB
pentru generarea de impulsuri repetate. Se recomandă conectarea ieşirii cu tranzistor cu
17
colector deschis (ieşire CMOS) în locul butonului PB, după cum se poate observa în
Fig.4.

Reglaţi frecvenţa de repetiţie la o valoare joasă (sub 10Hz) pentru a da timp

generatorului de impulsuri să-şi revină (să se descarce C3) după fiecare comutare.

Fig.4 – Bistabilul ca divizor de frecvenţă (cu 2)

Se va putea observa că bistabilul funcţionează ca un divizor de frecvenţă (cu 2) al

frecvenţei de intrare.

18
4 – Bistabilul nesaturat, cu cuplaj pe emitor

Figure 5 ne arată circuitul supus studierii.

Fig.5 – Bistabil nesaturat cu cuplaj pe emitor

Aspectul esenţial al acestui ircuit este că emitoarele sunt legate împreună şi sunt puse la
masă printr-un singur rezistor, R5.

Funcţionarea circuitului este după cum urmează:

Presupunem că tranzistorul Q1 este ON iar Q2 OFF.

Tensiunea bază-masă pentru Q1 va fi:

VB1 = VC · R5/(R2+R4+R5)

Tensiunea emitor-masă pentru Q1 şi Q2 va fi:

VE1 = VE2 = VB1 - 0.7V

Curentul prin R5 se datorează doar tranzistorului Q1 şi este:

IQ1 = VE1/R5

Tensiunea colector-masă pentru Q1 este:

VC1 = +VC-R1 · IQ1

Pentru funcţionarea corectă ca bistabil, este necesar ca VC1 să fie suficient de jos
pentru ca VB-E al Q2 să fie sub 0.7V, adică:

[VC1R6/(R3+R6)] - VE1  0.7V

19
Observaţi că tranzistorul ON nu este necesar să fie saturat, ca în exemplele anterioare
ale circuitului bistabil. Aici, tranzistorul ON ar putea fi chiar în regiunea sa liniară.
Aceasta oferă avantajele distincte ale unui răspuns rapid.

20
5 – Circuitul astabil

Figura 6 Arată principiul circuitului astabil: ambii tranzistori sunt polarizaţi în regiunea
de conducţie.

Fig.6 – Circuitul astabil de bază

Situaţia cu ambii tranzistori în stare de conducţie este totuşi instabilă. O fluctuaţie

întâmplătoare a curentului care se scurge prin tranzistori poate răsturna situaţia, astfel
încât unul dintre tranzistori să devină saturat, iar celălalt să fie oprit.

După această fază, unul dintre cei doi condensatori care păstrează unul dintre tranzistori
oprit (de exemplu C2 care menţine Q1 oprit) tinde să se descarce prin rezistorul de
polarizare a bazei tranzistorului (R5) până în momentul în care Q1 ajunge în stare de
conducţie şi se repetă comutarea.
Tensiunea de colector a oricăruia dintre cei doi tranzistori are forma de undă
dreptunghiulară. Acest circuit este de fapt deseori folosit ca generator de semnal.

21
CAPITOLUL 3 – PORŢI LOGICE ELEMENTARE

Subiectul acestui capitol este constituit de 4 circuite capabile de efectuarea unor operaţii
elementare de algebră Booleană asupra a două variabile logice, A şi B.
Cele 4 circuite sunt construite din combinaţii de Rezistoare, Diode şi Tranzistori şi
reprezintă exemple de construcţie a circuitelor logice cu componente distcrete, ca o
alternativă la circuitele integrate digitale.

22
1 – Adunarea logică (SAU LOGIC)

Circuitul pentru test este reprezentat în Fig.1.

Ieşirea este joasă când atât A cât şi B sunt joase, şi devine înaltă când A, B sau ambele
sunt înalte.
Pentru testarea acestei funcţii folosiţi un indicator de nivel logic, conectat la ieşirea
circuitului.

Folosiţi semnale de la două generatoare de nivel logic cu comutatoare, cum ar fi de

exemplu S0 şi S1.

Fig.1 – Sumatorul logic

23
2 – Produsul logic (ŞI LOGIC)

Circuitul pentru test este reprezentat în Fig.2.

Ieşirea este joasă când oricare dintre A sau B, sau ambele, sunt joase.
Ieşirea este înaltă doar când atât A cât şi B sunt înalte.

Şi aici, folosiţi semnale de la două generatoare de nivel logic cu comutatoare, cum ar fi

de exemplu S0 şi S1.

Fig.2 – Multiplicatorul logic

24
3 – Adunarea logică negată (SAU-NU LOGIC)

Circuitul pentru test este reprezentat în Fig.3.

Ieşirea este înaltă când ambele intrări sunt joase şi devine joasă când A, B sau ambele
sunt înalte.

Folosiţi un indicator de nivel logic pentru a observa semnalul de ieşire şi semnalele de

la S0 şi S1 ca intrări.

Fig.3 – Circuitul pentru SAU-NU logic

25
4 – Produsul logic negat (ŞI-NU LOGIC)

Circuitul pentru test este reprezentat în Fig.4.

Ieşirea este înaltă când una dintre intrările A, B sau ambele sunt joase, şi este joasă când
atât A cât şi B sunt înalte.

Fig.4 – Circuitul pentru ŞI-NU logic

26
CAPITOLUL 4 – PORŢI DIGITALE

1 – Sumar

Aparatele digitale pot executa operaţii şi funcţii foarte complexe pe baza a doar câteva
operaţii logice elementare.

Scopul exerciţiului din cele ce urmează este de a re-parcurge şi de a analiza practic

însemnătatea operaţiilor logice elementare , cum ar fi SAU, ŞI, Negarea, SAU-NU, ŞI-
NU, SAU-EXCLUSIV, efectuate cu porţi logice cu câte două intrări.

– Pentru aceste experimente se va face uz de un circuit integrat HCF4093B. Acest

circuit conţine 4 porţi de tip ŞI-NU , cu cîte două intrări la fiecare poartă. Acest
circuit integrat este produs cu ajutorul tehnologiei MOS Complementar (C-MOS).

Pentru toate experimentele din cele ce urmează se va folosi o sursă de tensiune de +5V
pentru acest circuit integrat.
Nu lăsaţi intrările nefolosite ale circuitului integrat în aer. Conectaţi-le la masă (GND)
respectiv +5V, după cum convine fiecărei situaţii.

27
2 – Funcţionarea ŞI-NU

Această operaţie va fi efectuată asupra a doi operanzi de câte un singur bit. Simbolul
aceste operaţii elementare şi tabelul de adevăr sunt prezentată în Fig.1A şi 1B. Vom
comsidera ca fiind “0” nivelul logic jos (0 până la 0.8V) şi “1” nivelul logic înalt
disponibil la ieşirile Generatoarelor de Nivel Logic (circuite cu comutator).

Comutatoarele 0 şi 1 sunt folosite pentru a da diferite valori logice pentru A respectiv

B. Ieşirea U va fi monitorizată folosind unul dintre cei 8 martori luminoşi ai
Indicatoarelor de Nivel Logic disponibili pe panou. Lumina aprinsă va semnifica “1”,
iar lumina stinsă va reprezenta “0”.

Verificaţi tabelul de adevăr din Fig.1B. Concluzia observaţiilor dvs. Poate fi rezumată
în modul următor:

“Operaţia ŞI-NU produce un semnal jos (0) la ieşire când ambele intrări sunt la nivel
logic înalt (1).”

Fig.1A – Poarta ŞI-NU

Fig.1B – Tabelul de adevăr pentru poarta ŞI-NU

28
3 – Operaţia ŞI

Această operaţie logică va fi demonstrată folosind o poartă ŞI-NU, urmată de o altă

poartă identică, folosită ca INVERSOR. Consultaţi Fig.2A şi 2B.

Fig.2A – Poarta ŞI
Fig.2B – Circuitul echivalent pentru Fig.2A

Pregătiţi echipamentul în modul ilustrat mai sus, după care consultaţi tabelul de adevăr
din Fig.2C. Folosiţi comutatoarele S0 şi S1 pentru a introduce diferite nivele logice la
intrările circuitului, respectiv un indicator de nivel logic la ieşire pentru a observa
semnalul final.

Nu lăsaţi intrările nefolosite ale circuitului integrat în aer. Conectaţi-le la GND (masă)
sau la +5V, în funcţie de cum convine necesităţilor.

Concluzia observaţiilor dvs. se poate rezuma în felul următor:

“Operaţia ŞI produce la ieşire un nivel logic înalt (1) când ambele întrări se află la nivel
logic înalt (1)”.

29
4 – Operaţia SAU

Figura 3A ilustreay[ simbolul unei porţi SAU cu două intrări. Figura 3B este
echivalentă cu 3A pentru că am înseriat două inversoare. Din materia teoretică ştim că
un inversor poate fi trecut de la ieşirea unei porţi la intrări, cu condiţia ca poarta să-şi
schimbe funcţia din SAU în ŞI sau invers, după cum este cazul şi aici.
Astfel ajungem la combinaţia din Fig.3D, echivalentă în funcţionare cu poarta iniţială
SAU.

Recreaţi montajul din Fig.3D, după care verificaţi tabelul de adevăr din Fig.3E.

Folosiţi comutatoarele S0 şi S1 pentru a introduce diferite nivele logice la intrările

circuitului, respectiv un indicator de nivel logic la ieşire pentru a observa semnalul
final.

Nu lăsaţi intrările nefolosite ale circuitului integrat în aer. Conectaţi-le la GND (masă)
sau la +5V, în funcţie de cum convine necesităţilor.

Concluzia acestui experiment se poate rezuma după cum urmează:

“Funcţia SAU are la ieşire un nivel logic înalt (1) când cel puţin una dintre intrări este
la nivel logic înalt (1)”.

30
5 – Operaţia SAU-NU

Fig.4A ilustrează simbolul.

Fig.4B este o configuraţie echivalentă, cu invertorul adus la intrări şi cu funcţia porţii
schimbată din SAU în ŞI.
Fig.4C este combinaţia finală, echivalentă cu poarta din Fig.4A, pe care o vom supune
testelor.

Realizaţi montajul din Fig.4C, după care testaţi tabelul de adevăr.

Folosiţi comutatoarele S0 şi S1 pentru a introduce diferite nivele logice la intrările

circuitului, respectiv un indicator de nivel logic la ieşire pentru a observa semnalul
final.

Concluzia experimentului va fi:

“Operaţia SAU-NU va produce la ieşire un nivel logic jos (0) când cel puţin una dintre
intrări este la un nivel logic înalt (1)”.

31
6 – Bistabilul RS (Flip-Flop)

Figura 5A ilustrează o combinaţie de două porţi ŞI-NU care are funcţionalitatea unui
circuit cu două stări. Acest circuit are posibilitatea de a memora care dintre cele două
intrări A şi B a fost ultima adusă la un nivel logic jos.

Funcţionarea este după cum urmează:

– La pornire, cu A şi B ambele la 1, starea ieşirilor e imprevizibilă, deoarece circuitul

flip-flop se setează întâmplător. Ieşirile U1 şi U2 vor fi 0,1 sau 1,0.

– Dacă A este adus la un nivel jos, U1 ajunge la un nivel înalt iar U2 la un nivel jos,
stare care va rămâne şi dacă A este adus înapoi la un nivel înalt.

– Dacă B este adus la un nivel jos, U1 ajunge la un nivel jos iar U2 la un nivel înalt,
stare care va rămâne şi dacă B este adus înapoi la un nivel înalt.

– Dacă A şi B sunt aduse la nivel jos simultan, atunci ambele ieşiri sunt la nivel logic
jos. Când A şi B sunt readuse la nivel înalt, starea ieţirilor va fi determinată de
intrarea care ajunge ultima la nivel înalt. Dacă cele două intrări A şi B ar fi legate
împreună şi aduse la nivel înalt simultan, starea circuitului ar fi în fond haotică.
în practică, mici inegalităţi dintre cele două porţi fac ca una dintre stări să fie mai
probabil de atins decât celalată.

Realizaţi montajul din Fig.5A, după care testaţi tabelul de adevăr din Fig.5B.

32
FIG.5B—Tabelul de adevăr al circuitului din fig.5A

33
7 – Circuitul astabil

Circuitul este ilustrat în Fig.6A şi 6B.

Funcţionarea este după cum urmează:

– Presupunem că C este iniţial descărcat. Acesta menţine intrarea la un nivel logic jos.
În consecinţă, intrarea este la un nivel logic înalt.

– Condensatorul C se încarcă prin R şi tensiunea de pe el creşte în consecinţă, până în

punctul unde poarta îşi comută ieşirea şi C începe să se descarce prin R.

– Pragul de comutare al porţii este atins din nou li ciclul se repetă. LED-ul
indicatorului de nivel logic pâlpâie.
Montajul pentru analiza funcţionării circuitului astabil este prezentat în Fig.6A.

FIG.5A,5B Circuit astabil

34
CAPITOLUL 5 – ADUNAREA/SCĂDEREA NUMERELOR BINARE

1 – Semi-adunarea

În cele ce urmează: simbolul  sau () denotă un număr zecimal

sufixul H indică un număr Hexazecimal
sufixul B indică un număr Binar

Să preupunem că vrem să efectuăm adunarea a două numere, X şi Y:

b3 b2 b1 b0
X = 11() = B(H) = 1 0 1 1 (B)
Y = 3() = 3(H) = 0 0 1 1 (B)

Adunarea numerelor X, Y în forma lor binară se efectuează bit cu bit, de la dreapta la

stânga. Fiecare coloană generează o sumă şi un surplus. Surplusul se adună la biţii
coloanei următoare. În exemplul următor, se vor efectua următoarele operaţii
elementare:

X0 + Y0 = 1+1 = 0, surplus 1
X1 + Y1 + surplusul anterior = 1+1+1 = 1, surplus 1
X2 + Y2 + surplusul anterior = 0+0+1 = 1, surplus 0
X3 + Y3 + surplusul anterior = 1+0+0 = 1, surplus 0

Rezultatul este Z = 1110(B) = 14() = E(H).

Procedura folosită în acest exemplu se poate exttinde la caz general:

O adunare binară este rezultatul unei secvenţe de operaţii elementare de adunare bit cu
bit. Fiecare operaţie elementară generează o sumă şi un surplus.
Această operaţie elementară se numeşte SEMI-ADUNARE, şi are următorul tabel de
adevăr:

Bit Xn Bit Yn SUMĂ SURPLUS

SEMI-ADUNAREA 0 0  0 0
0 1  1 0
1 0  1 0
1 1  0 1

Acest tabel de adevăr poate fi generat cu următoarele ecuaţii:

SUM  (Xn  Yn )  (Xn  Yn )

 SEMI-ADUNAREA ÎN MODUL

 1
CARRY Xn  Yn 

35
Sau, de asemenea:
SUM  Xn  Yn  Xn  Yn  SEMI-ADUNAREA ÎN MODUL 2


CARRY Xn  Yn 

Sau, de asemenea:

SUM  Xn XOR Yn  SEMI-ADUNAREA ÎN MODUL

3


CARRY Xn AND Yn 

În cele ce urmează, vom crea un circuit electronic care să efectueze semi-adunarea în

fiecare din cele trei moduri prezentate mai sus (1, 2 şi 3) ca în TABLE 1.

Acum putem construi şi testa generatoarele de semi-adunare care să implementeze

funcţiile de mai sus.

Se vor utiliza următoarele circuite integrate:

 4069 or 40106 – 6 inversoare/buc

 4011 – porţi ŞI-NU cu câte două intrări (4/buc)
 4073 – porţi ŞI cu câte două intrări (4/buc)
 4071 – porţi SAU cu câte două intrări (4/buc)
 4070 – porţi SAU-EXCLUSIV cu câte două intrări (4/buc)
 4019 – selector de date / multiplexor

 Folosiţi alimentarea de +5V DC pentru toate circuitele integrate

 Nu lăsaţi intrările nefolosite ale circuitului integrat în aer. Conectaţi-le la GND

(masă) sau la +5V, în funcţie de cum convine necesităţilor.

 Pentru a definitiva conexiunile circuitelor de test, consultaţi foile de catalog anexate

ale circuitelor integrate pentru dispunerea conexiunilor la pini.

 Folosiţi Generatoarele de Nivel Logic ca semnale de intrare

 Folosiţi Indicatoarele de Nivel Logic pentru monitorizarea ieşirilor circuitelor

 Toate circuitele integrate sunt de tip CMOS, fiind astfel sensibile la eventuale
descărcări electrostatice. Observaţi instrucţiunile de manipulare pentru aceste circuite

36
TABLE 1
OR
X AND
Y
SUM

OR
X
Y CARRY

This circuit is equiva lent to:

NO R
X NO R
Y
SUM

NO R NO R

CARRY

a nd a lso equiva lent to the following:

X

Y SUM Montaj de test 1

1buc 4069 – inversor
CARRY 1buc 4011 – ŞI-NU

HALFSUM IN MO DE 

X
XY
SUM

Montaj de test 2
XY 1buc 4069 – inversor
Y
1buc 4073 – ŞI
CARRY 1buc 4071 – SAU

HALFSUM IN MO DE 

X
X XOR Y
SUM Montaj de test 3
1pc 4073 – ŞI
X AND Y
Y CARRY 1pc 4070 – SAU
EXCLUSIV
HALFSUM IN MODE 

37
2 – Adunarea totală

Ca o dezvoltare a cazului anterior, referitor la semi-adunare, sumatorul total trebui să

efectueze simultan adunarea a doi biţi plus bitul de surplus rămas de la adunarea
anterioară de biţi.
Vom denumi biţii de adunat X, Y, iar bitul de surplus de la operaţia anterioară îl vom
denumi C.
Se poate demonstra că rezultatul unei ADUNĂRI TOTALEeste următorul:

SUM  XYC  XYC  XYC  XYC

(=1 dacă doar unul dintre termeni este egal cu 1 sau toţi trei sunt 1)

CARRY XYC  XYC  XYC  XYC

(=1 dacă doar doi dintre termeni sunt 1 sau toţi trei sunt 1)

Cele două ecuaţii de mai sus pot fi transpuse în următorul tabel de adevăr:

X Y Surplus intrare Rezultat Surplus

ieşire

0 0 0 0 0
0 1 0 1 0
1 0 0 1 0
Adunarea totală 1 1 0 0 1
(X XOR Y) (XY)

0 0 1 1 0
0 1 1 0 1
1 0 1 0 1
1 1 1 1 1
(X XOR Y) (X+Y)

Reproducem mai jos tabelul de adevăr pentru semi-adunare:

Bit Xn Bit Yn Sumă Surplus

Semi-adunare 0 0  0 0
0 1  1 0
1 0  1 0
1 1  0 1
(X XOR Y) (XY)

Observăm imediat că prima jumătate a tabelului adunării totale (când C=0) este identic
cu tabelul de adevăr al semi-adunării.
A doua jumătate a tabelului de adevăr al adunării totale (când C=1), rezultatul este
complementar rezultatului semi-adunării, când surplusul de la ieşire este egal cu (X
SAU Y).
Astfel, putem construi un sumator total ca în fig.1.

38
 X
Y

HALFSUM

R0 C0 R1 C1
INPUT CARRY
Surplus intrare

RESULT CARRY

FIG.1 – Sumator total

Folosiţi montajul de test Nr.1 pentru generatorul de semi-adunare (vedeţi paragraful

anterior). Acesta necesită:

 4069 or 40106 – 6 inversoare/buc

 4011 – porţi ŞI-NU cu câte 2 intrări (4/buc)

Pe lângă acestea, mai aveţi nevoie de:

 4071 – porţi SAU cu câte 2 intrări (4/buc)

 4019 – selector de date / multiplexor

Circuitul din interiorul liniei întrerupte este practic un Selector de Date dublu, care
poate scoate pe ieşiri R0, C0 sau R1, C1 în funcţie de surplusul de la intrare.
Această funcţie este efectuată de către un circuit integrat de tip 4019.

SUMATORUL TOTAL poate fi testat experimental prin realizarea montajului din

fig.1. Elevul poate dezvolta acest caz singur, urmând indicaţiile date în cazul semi-
sumatorului.

39
3 – Scăderea numerelor binare

The same procedure used for the case of the binary addition can be used to develop the
case of binary subtraction. The result can be placed in the form of equations and truth
tables as follows:

X Y INPUT RESULT OUTPUT

BORROW BORROW

0 0 0 0 0
0 1 0 1 1
1 0 0 1 0
SUBTRACTOR 1 1 0 0 0
(X XOR Y) (X  Y)

0 0 1 1 1
0 1 1 0 1
1 0 1 0 0
1 1 1 1 1
(X XOR Y) (X  Y)

Implementarea funcţiilor (X XOR Y) , (,X  Y)

(X XOR, Y) (X se Y)
poate realiza de
către elevi folosind cunoştinţele acumulate din exerciţiile anterioare.
Ceea ce a mai rămas (transpunerea schemei logice într-o schemă electrică) este propusă
ca exerciţiu.

Pentru realizarea circuitelor de test, se folosesc aceleaşi tipuri de circuite integrate ca în

paragrafele anterioare.

40
CAPITOLUL 6 – CONVERTOARE DE COD

1 – Convertorul zecimal – binar

Pentru experimentarea aceste funcţii, se va folosi un circuit integrat dedicat, 4532, a

cărui foaie de catalog completă este anexată.

Figura 1 ilustrează montajul de test. Pentru oricare intrare zecimală (D1….D7) la nivel
înalt (logic), circuitul integrat va genera codul binar corespunzător.

În tabelul următor se arată semnalele normale de la ieşirile binare pentru câteva

exemple (1, 2 şi 6)

INTRĂRI IEŞIRI
D7 D6 D5 D4 D3 D2 D1 B3 B2 B1
0 0 0 0 0 0 1 0 0 1
0 0 0 0 0 1 0 0 1 0
0 1 0 0 0 0 0 1 1 0

Completaţi tabelul de valori pentru acest circuit.

41
2 – Convertor binar-zecimal

Pentru experimentarea acestei funcţii, vom folosi un circuit integrat 74HC138, un

circuit integrat cu funţii specifice, a cărui foaie de catalog este anexată.

Figura 2 ilustrează montajul de test.

Folosiţi comutatorul binar pentru a genera semnale de intrare pentru circuitul integrat.
Observaţi că sunt necesare rezistenţe de coborâre la intrări pentru determina un nivel jos
când comutatorul aferent este deschis.

Folosiţi indicatoarele de nivel logic pentru analiza semnalelor de la ieşire. Ţineţi cont
de faptul că circuitul integrat HC138 are ieşirile negate (active la nivel jos). Alcătuiţi
tabelul de adevăr pentru circuitul testat.

42
3 – Convertor binar – 7 segmente

Pentru experimentarea acestei funcţii, se recomandă realizarea circuitului din Fig.3.

Acesta include:

1buc 4511 – convertor BCD 7-segmente

1buc afişaj LED 7-segmente, catod comun, HDSP5303 sau echivalent.
7 rezistoare 150, ¼ W
1 comutator binar (inclus pe panoul frontal al 1136-D)
4 rezistoare de coborâre, 10K (incluse cu 1136-D)

Circuitul din fig.3 va afişa numărul în formă zecimală în funcţie de aranjamentul

comutatoarelor binare.
Ţineţi cont că circuitul integrat 4511 poate efectua doar conversia numerelor de la 0 la
9 (zecimale), deci setările aferente numerelor A, B, C, D, E, F (hexazecimale) nu pot fi
afişate.

43
CAAPITOLUL 7 – CIRCUITE FLIP-FLOP

1 – Circuitul flip-flop de tip RS

Circuitul basculant de bază a fost deja studiat şi experimentat de către elevi. Totuşi, este
util de reparcurs principiile sale, pentru un studiu complet al diferitelor tipuri de circuite
flip-flop. Vedeţi Fig.1.

 Folosiţi un circuit integrat de tip 4011.

 Nu lăsaţi pinii nefolosiţi 8, 9, 12, 13 în aer, ci conectaţi-I la GND (masă).

 Folosiţi o sursă de alimentare de +5V

 Folosiţi semnale de la generatoarele de nivel logic ca semnale de intrare, şi două

indicatoare de nivel logic pentru monitorizarea ieşirilor.

 R şi S, în mod normal, trebuie ţinute la nivel înalt.

Când S coboară la nivel jos (cu R rămas la nivel înalt), ieşirea Q trece la nivel logic
înalt.
Când R coboară la nivel jos (cu S rămas la nivel înalt), ieşirea Q trece la nivel logic jos.

44
2 – Circuitul flip-flop de tip D

Schema din fig.1 poate fi transformată în cea din fig.2

Folosiţi: U1=4069
U2=4011

 Nu lăsaţi pinii nefolosiţi ai circuitului integrat în aer, legaţi-I la GND (masă).

 Folosiţi o sursă de alimentare de +5V

 Folosiţi semnale de la generatoarele de nivel logic ca semnale de intrare, şi două

indicatoare de nivel logic pentru monitorizarea ieşirilor.

Circuitul funcţionează în modul următor:

O tranziţie jos-înalt-jos a intrării CP va prelua nivelul logic al intrării D. Cu alte

cuvinte, când intrarea CP este la nivel înalt, circutul flip-flop se va seta/reseta în funcţie
de nivelul intrării D, înalt sau jos. Când CP trece la nivel jos, circuitul flip-flop va
rămâne în ultima stare.

45
3 – Circuitul flip-flop de tip JK

În acest experiment se va folosi circuitul integrat 4027, a cărui foaie de catalog

completă este anexată.

Fig.3 ilustrează montajul de test.

Verificaţi tabelul de adevăr al circuitului JK, care ar trebui să arate ca cel de mai jos.

Stare actuală Starea următoare

Intrări Ieşire CLK* Ieşiri
J K S R Q Q Q
1 X 0 0 0 L/H 1 0
X 0 0 0 1 L/H 1 0
0 X 0 0 0 L/H 0 1
X 1 0 0 1 L/H 0 1
X X 0 0 X H/L NO CHANGE

X X 1 0 X X 1 0
X X 0 1 X X 0 1
X X 1 1 X X 1 1

L/H – tranziţie jos-înalt

H/L – tranziţie înalt-jos
X – nu contează
* - schimbare de nivel

46
CAPITOLUL 8 – APLICAŢII ALE CIRCUITELOR FLIP-FLOP

2 – Divizor de frecvenţă (cu 2)

Figura 1 ajută atât la explicarea principiului de funcţionare din spatele divizorului, cât şi
la ilustarea montajului efectiv de test.

Aici se foloseşte un circuit integrat 4013.

Un singur circuit flip-flop dintre cele două disponibile în acelaşi circuit integrat
e utilizat aici, cu ieşirea legată la intrarea D a Q aceluiaşi circuit. Astfel, în
momentul tranziţiei jos-înalt a semnalului de ceas, nivelul ieşirii va fi memorată.
Imediat, va prelua Q valoarea complementară, pregătind Q astfel operaţia de comutare
pentru următorul impuls de tact.

Funcţionarea circuitului se bazează pe întârzierea circuitului până la schimbarea

nivelului ieşirii, în timp ce semnalul de tact se ridică pentru a prelua datele.
Această întârziere este, în mod normal, de ordinul zecilor de nanosecunde, dar poate fi
mărită prin adăugarea unui condensator pentru o funcţionare mai fiabilă, după cum se
poate vedea în fig.1.

Generatorul de semnal inclus pe panoul frontal al aparatului 1136-D este folosit pentru
producerea semnalului de tact. Generatorul de semnal dreptunghiular trebuie reglat
pentru nivele compatibile TTL (0/+5V).
Se pot folosi şi generatoarele de mono-impulsuri cu buton pentru a produce un semnal
de intrare pentru circuit.
Starea bitului de ieşire se poate observa folosind unul dintre indicatorii de nivel logic.

47
2 – Registru paralel

Aici se folosesc 2 circuite integrate 4013, legate ca în fig.2

Cele 4 circuite flip-flop au legate împreună liniile R, S şi CP şi intrările D separate.

Configuraţia binară de intrare poate fi setată cu comutatoarele 0 – 3şi memorată în

paralel la apăsarea butonului CP.

Un al doilea buton este folosit pentru readucerea stării registrului la starea zero-total
(RESET).

Circuitul de test trebuie alimentat la o tensiune de +5V

Pentru a observa configuraţia binară memorată, folosiţi indicatorii LED.

Legaţi toate intrările nefolosite ale circuitelor integrate la GND (masă).

48
3 – Numărător binar crescător

Cele 4 bistabile ale celor două circuite integrate 4013 pot fi configurate pentru a
funcţiona ca un numărător binar cu patru trepte.

Figura 3 ilutrează montajul de test. Alimentarea se realizează la tensiunea de +5V.

Place a ground on all unused IC inputs.

49
4 – Numărător binar descrescător

Ca o alternativă la numărătorul prezentat în paragraful anterior, care putea număra de la

0 la F (Hexazecimal), acest numărător descreşte de la F(H) la 0 după care reîncepe
automat de la F(H).

Figura 4 ilustrează montajul de test. Se folosesc două circuite integrate 4013.

Tensiunea de alimentare folosită este de +5V.

Legaţi la potenţialul de masă toate intrările nefolosite ale circuitelor.

50
5 – Numărător divizor cu n

Numărătorul prezentat în Fig.5 este obţinut prin interconectarea celor 4 bistabile

conţinute în cele două circuite integrate 4013.

Numărătorul începe de la 0 şi numără crescător până la configuraţia binară setată cu

microîntrerupătoarele. Când se atinge acest prag, se generează un semnal de resetare şi
numărătoarea reîncepe de la 0.

Dacă se doreşte o numărătoare până la N, microîntrerupătoarele trebuie configurate

pentru N+1.

După realizarea numărătorului crescător, elevii sunt invitaţi să efectueze singuri

modificările necesare pentru a transforma acest montaj într-un numărător descrescător.

51
6 – Registru de deplasare

Registrul de deplasare ilustrat în Fig.6 este o cascadare de 4 bistabile. Fiecare etaj

transmite mai departe conţinutul său binar la recepţionarea comenzilor de deplasare,
active pe fronturile crescătoare ale impulsurilor.

Comenzile de deplasare sunt efectuate prin apăsările butonului de deplasare. Datele sunt
introduse prin stânga şi ies prin dreapta.

Datele de intrare vor fi “0” sau “1” în funcţie de poziţia comutatorului generatorului de
nivel logic.

Circuitul este alimentat la +5V.

Legaţi toate intrările neutilizate ale circuitelor integrate la masă.

52
CAPITOLUL 9 – CIRCUITUL CMOS CU PRAG SCHMITT

Circuitul CMOS cu prag Schmitt este alcătuit din două porţi inversoare cascadate.
Ieşirea celei de-a doua porţi este aplicată cu aceeaşi polaritate la intrarea primei porţi,
astfel încât se creează un histerezis la intrare. Consultaţi fig.1.

Cantitatea de histerezis este determinată de raportul dintre R2 şi R1.

Acest circuit de bază poate fi aplicat într-o varietate de situaţii, unele fiind descrise în
paragrafele următoare.

În oferta de circuite integrate CMOS există modele care au deja circuitul Schmitt inclus
deja. Exemple ar fi 40106, 4093 etc.

53
1 – Generarea de nivele logice din semnale cu evoluţie lentă

Această aplicaţie poate fi testată cu circuitul prezentat în Fig.2.

Aici, un potenţiometru controlat manual este folosit pentru generarea unui semnal cu
evoluţie lentă pentru intrarea trigger-ului Schmitt. Acesta din urmă comută la nivele
bine stabilite, şi cu histerezis. Astfel sunt posibile tranziţii adecvate ale nivelelor, după
necesităţile bunei funcţionări a circuitelor logice.

Alimentarea se realizează cu tensiunea de +5V.

Legaţi la masă toate intrările nefolosite ale circuitelor integrate.

54
2 –Generator de întârziere

Circuitul Schmitt poate fi folosit pentru generarea unei întârzieri la pornirea şi/sau la
oprirea unei multitudini de aplicaţii, cum ar fi controlul cu întârziere al unui releu.
Figurile 3, 4 şi 5 ilustrează montajele de test pentru cele trei cazuri.

Alimentarea se realizează cu tensiunea de +5V.

Legaţi la masă toate intrările nefolosite ale circuitelor integrate.

Observaţi că, în toate cele tri cazuri, potenţiometrul P1 este folosit pentru crearea unei
constante de timp cu un condensator mare (C1). Setarea optimă a P1 trebuie găsită
55
experimental. O setare excesivă (rezistenţă prea mare) a P1 poate împiedica
funcţionarea temporizatorului.
Alegând o constantă de timp RC adecvată, se pot realiza următoarele aplicaţii:

– Eliminarea contactelor nesigure/parazite (RC de aproximativ 50msec)

– Temporizare pentru lumina din scara blocului (RC de câteva minute, întârziere doar
la oprire)

56
3 – Generator de temporizare

Această aplicaţie este prezentată în Fig.6. Exemple de utilizări practice ar fi:

– Sistem auto pentru lămpile de semnalizare

– Flasher pentru lumini de avertizare

57