Documente Academic
Documente Profesional
Documente Cultură
Trabajo Práctico
Tema: Papel de la UC y de los MHz del reloj en la
ejecución de las instrucciones
Integrantes:
Payero Luis Ivan
Rojas Facundo Nahuel
Van Lacke Fernando Julián
Luna Romina
Mancuso Luciano Nicolás
Nogales Edgardo
Pérez Nicolás Matías
Tomino Matías
Sanhueza Nicolás
Año: 2020
¿Qué relación existe entre los movimientos que ocurren durante la ejecución
de una instrucción Y el reloj de sincronismo del procesador?
Existen microprocesadores (con reloj) de 100 MHz, 1 GHz, etc. A mayor número de
MHz podrán suceder más de estos movimientos por segundo, con lo cual se podrán
ejecutar más instrucciones por segundo.
a. La UC pone en 1 la Línea LIE (lectura), y ordena enviar al registro RDI una copia
de la dirección 0200 H = 0000 0010 0000 0000 que indica el IP. De este modo dicho
número, de 16 bits, llegará a través de 16 líneas de dirección del bus (una línea para cada
bit).
a. La UC pone en 1 la línea L/E (Lectura), y ordena enviar al registro RDI una copia
de la dirección formada por los dos bytes del código de máquina que siguen al código de
operación (en este caso 0050), pero traspuestos ( o sea 5000), con lo cual dicho número
llega a MP a través de las 16 líneas de dirección del bus.
Obtener un dato a operar: Si el dato está en MP con una dirección que resulta del
código de máquina de la instrucción, se direcciona la MP para obtener un dato a operar.
Dicho dato llega al registro RDA.
De este modo, el computador está pensado para que la UCP comience a operar
leyendo de MP un número que debe ir al registro de instrucción (RI), por lo que este número
será interpretado como un código de una instrucción.
Luego de decodificar el código de una instrucción, la UCP está pensada para que
forme la dirección de MP donde está un dato a operar. De esta manera, la UCP lo que lee
de MP es un número que es un dato y este dato si bien, llega al RDA, sin ir al RDI, sino
hacia un registro de la UCP.
Este orden establecido supone que las instrucciones deben estar escritas en
posiciones sucesivas de memoria, y que los datos a operar están en otra zona de memoria.
Podemos establecer ciertas similitudes con los que un sistema de control automático
de vías de trenes realizaría entre un galpón con trenes estacionados (símil de la memoria),
y los andenes de una estación de tren (símiles de registros de la UCP) vinculados por una
única vía bidireccional (similar al bus de datos), para que cada tren vaya al destino que
corresponda, según una cierta planificación establecida.
Desde el centro de control se comandaría, por ejemplo, que un tren que está
estacionado en un lugar del galpón, se dirija hacia un andén, y que luego otro tren
estacionado en otro lugar se dirija a otro andén. También es factible imaginar un lugar de
transformación(enganche y desenganche de vagones) para formar nuevos convoyes(símil
de la UAL). Por ejemplo, un tren que estaba en un andén sería conducido a ese lugar para
ser acoplado, total o parcialmente, con otro que viene del galpón formándose un nuevo tren
INSTITUTO DE FORMACIÓN TÉCNICA SUPERIOR -IFTS- Nº18
TECNICATURA SUPERIOR EN ANÁLISIS DE SISTEMAS
que luego iría al andén de donde partió el primero de los trenes citados. Algo semejante
ocurre, cuando durante la ejecución de un programa procesador de texto se unen los
caracteres de dos párrafos para formar uno nuevo.
Esta analogía también permite visualizar que el bus que comunica memoria con el
microprocesador sólo permite un envío por vez en un sentido u otro. También la vía
principal solo permite que circule por ella un solo tren por vez. sea de un andén a un lugar
de la playa o en sentido inverso.
¿Qué relación existe entre los movimientos que ocurren durante la ejecución de una
instrucción y el reloj de sincronismo del procesador?
Podemos decir que es cíclico porque se repite, por ejemplo un ciclo o pulso se repite
50 millones de veces por segundo es decir 50 millones de hertz = 50 megahertz 50MHZ,
siendo un Hertz un ciclo por segundo
INSTITUTO DE FORMACIÓN TÉCNICA SUPERIOR -IFTS- Nº18
TECNICATURA SUPERIOR EN ANÁLISIS DE SISTEMAS
Los pulsos marcan, sincronizan, los instantes en que comienzan los movimientos
que tienen lugar durante la ejecución de cada instrucción.
Resulta así que en general una instrucción requiere para su ejecución varios pulsos
de reloj.
Por lo tanto, de la UC sale un conjunto de “líneas de control” que van hacia la UAL >
INSTITUTO DE FORMACIÓN TÉCNICA SUPERIOR -IFTS- Nº18
TECNICATURA SUPERIOR EN ANÁLISIS DE SISTEMAS
hacia los caminos entre registros de la UCP y finalmente hacia la memoria y los ports de los
interfaces.
Según el valor de (1 o 0) de estas líneas la UC ordena la operación que hace la
UAL, de què registro a cual otro se pasarà la informaciòn y si la memoria serà leída o
escrita.
La “inteligencia” de la UC
En la Unidad de Control existe una unidad denominada ROM de Control (RC), desde
la cual se ramifican las salidas o líneas de control (LC) que van hacia la UAL, los registros
de la CPU y la memoria. Esta ROM tiene escritas todas las combinaciones binarias que
pueden producirse en las LC para determinar qué debe hacer la UC en cada paso que
conforma el ciclo de ejecución de una instrucción, debido a esto se dice que en la RC reside
la “inteligencia” de la Unidad de Control.
No debe confundirse con la ROM de la memoria principal, que tiene los programas
de arranque y el BIOS, ni tampoco tiene que ver con el sistema operativo elegido para un
ordenador.
Después de los pulsos Ck1 y Ck2, en las LC aparecerán μcod1 y μcod2, tras lo
cual llegaría un código de operación (cod-op) a RI (en este caso será 2B06), y la
decodificación de dicho cod-op permitirá localizar la dirección del “μcod3 de 2B06” en la
RC.
Después, un subconjunto de los bits del μcod3 no irán a las LC, sino que proveerán
la dirección del cod4, que en teoría se encuentra en la dirección siguiente a la del μcod3.
Al final, un subconjunto de los bits del μcod4 determinarán qué se llevará a cabo en
el paso 4 de la instrucción, mientras que otro del mismo microcódigo no irá a las LC, sino
que brindarán la dirección del μcod1 de la siguiente instrucción a ejecutarse en la que está
dividida la sentencia (orden) del programa, repitiéndose el anterior ciclo descrito.