Mission 3 VHDL :

Votre mission est de réaliser le code VHDL et la simulation sur Quartus d’un
système composé d'un diviseur de fréquence et d'un compteur.
Le diviseur de fréquence divise l'horloge d'entrée par 4, et cette nouvelle horloge
est l'horloge d'entrée du compteur. Le compteur synchrone a une activation et une
réinitialisation synchrones.

Mission 3 : Pic
Réaliser la mission 1 de pic mais sans utiliser l’instruction (delay), vous allez
utiliser TIMER0.