Universidad Mayor de San Andrés Materia: Fundamentos Digitales

Facultad Ciencias Puras y Naturales Sigla: INF-142

Carrera de Informática Gestión: I/2019

FUNDAMENTOS DIGITALES (INF – 142)

PRÁCTICA N° 1
CIRCUITOS COMBINACIONALES
A. Funciones
I. Simplifique el siguiente circuito:

II. Diseñe el circuito con solo compuertas NAND de las siguientes funciones
1) 𝑓(𝐴, 𝐵, 𝐶) = (𝐴 ⊕ 𝐵) + 𝐶 2) 𝑓(𝐴, 𝐵, 𝐶, 𝐷) = (𝐴 + 𝐷)(𝐶 + 𝐵)
III. Diseñe el circuito con solo compuertas NOR de las siguientes funciones
1) 𝑓(𝐴, 𝐵, 𝐶) = 𝐴̅ + 𝐶 + 𝐵 2) 𝑓(𝑋, 𝑌, 𝑍) = 𝑌(𝑍 + 𝑌̅ + 𝑋)

B. Sumadores, Comparadores, Codificadores, Decodificadores, Conversores, Multiplexores y

Demultiplexores
1. Realice el circuito lógico de un sumador completo y pruébelo con las siguientes entradas:
𝐴 = 1, 𝐵 = 1 𝑦 𝐶𝑖 = 1.
2. Realice un sumador de 2 bits utilizando semisumadores.
3. Utilizando un sumador completo de 5 bits y algunas compuertas lógicas realice un restador
en Complemento a 1 (C-1).
4. Diseñe un Sumador BCD utilizando sumadores completos y compuertas lógicas.
5. Diseñe un Sumador Completo utilizando 2 multiplexores.
6. Determinar las salidas 𝐴 = 𝐵, 𝐴 > 𝐵 𝑦 𝐴 < 𝐵 para los números de entrada en un
comparador cuando 𝐴3 𝐴2 𝐴1 𝐴0 = 1001 y 𝐵3 𝐵2 𝐵1 𝐵0 = 1010.
7. Realice el boque lógico, tabla lógica, función y circuito lógico de un codificador de 8
entradas.
8. Realice el boque lógico, tabla lógica, función y circuito lógico de un decodificador de 3
entradas.
9. Diseñe un conversor de un código gray de 5 bits a código binario utilizando compuerta XOR.
10. Realice el boque lógico, tabla lógica, función y circuito lógico de un Multiplexor de 8
entradas.
11. Realice el boque lógico, tabla lógica, función y circuito lógico de un demultiplexor de 4
salidas.

Univ. Bautista Mamani, Alexander Moises

Universidad Mayor de San Andrés Materia: Fundamentos Digitales
Facultad Ciencias Puras y Naturales Sigla: INF-142
Carrera de Informática Gestión: I/2019

CIRCUITOS SECUENCIALES

A. Latch’s
Determinar la salida 𝑄0 de los siguientes Latch’s, suponiendo que 𝑄0 se encuentra inicialmente
a nivel BAJO
1. 2.

𝐽 𝐽

𝐾 𝐾

𝑄0 𝑄0

3. 4.

𝑅 𝑆

𝑆 𝑅

𝑄0 𝑄0

Determinar la salida 𝑄0 de los siguientes Latch’s con entrada de habilitación 𝐸𝑁 , suponiendo que
𝑄0 se encuentra inicialmente a nivel BAJO
5. 6.

𝐸𝑁 𝐸𝑁

𝑆 𝐽

𝑅 𝐾

𝑄0 𝑄0

7. 8.

𝐸𝑁 𝐸𝑁

𝐷 𝐷

𝑄0 𝑄0

Univ. Bautista Mamani, Alexander Moises

Universidad Mayor de San Andrés Materia: Fundamentos Digitales
Facultad Ciencias Puras y Naturales Sigla: INF-142
Carrera de Informática Gestión: I/2019

B. Flip Flop’s
1. Diseñe el Circuito Lógico de un Flip Flop S.R. y un Flip Flop J.K.

Determinar la salida 𝑄0 de los siguientes Flip Flop’s, suponiendo que 𝑄0 se encuentra

inicialmente a nivel BAJO
2. Con flanco de SUBIDA 3. Con flanco de BAJADA

𝐶𝐿𝐾 𝐶𝐿𝐾

𝑆 𝐽

𝑅 𝐾

𝑄0 𝑄0

4. Con flanco de SUBIDA 5. Con flanco de BAJADA

𝐶𝐿𝐾 𝐶𝐿𝐾

𝐾 𝐷

𝐽 𝑄0

𝑄0

Univ. Bautista Mamani, Alexander Moises

Universidad Mayor de San Andrés Materia: Fundamentos Digitales
Facultad Ciencias Puras y Naturales Sigla: INF-142
Carrera de Informática Gestión: I/2019

PRÁCTICA N° 2
Registros y Contadores
1. ¿Qué valor deben tener las resistencias (𝑅1 𝑦 𝑅2 ) para que un integrado 555 funcione con
pulsos de 𝑡𝑠 = 2 𝑠𝑒𝑔 𝑦 𝑡𝑏 = 1 𝑠𝑒𝑔 considerando un capacitor de 0,01𝜇𝑓?

𝑡𝑠 𝑡𝑏
2. Diseñe un contador asíncrono de 4 bits muestre su diagrama de tiempos
3. Diseñe un contador ascendente MOD 12 muestre su diagrama de tiempos
4. Diseñe un contador del 0 al 38, indique cuantos flip flop’s son necesarios y cuál es el módulo
del contador.
5. Diseñe un contador síncrono de 3 bits muestre su diagrama de tiempos
6. Realice el diagrama de tiempos del siguiente contador:

7. Diseñar un contador que genere la secuencia que indica el diagrama de estados:

0

11 3

9 5

7
8. Un contador asíncrono ascendente comienza en el estado 000000000 ¿Cuál será su estado después
de 512 pulsos?
9. Diseñe un contador descendente MOD 8, muestre su diagrama de estados.
10. Diseñe el circuito que genere la siguiente secuencia: 0, 1, 2, 5, 7, 0, 1, 2, 5, 7, 0, 1, ….

Univ. Bautista Mamani, Alexander Moises