SEMINARIZARE CAPITOL CLC

Implementarea CLC cu componente SSI-MSI-LSI

Aplicaţie:
DECODIFICATOR PENTRU COMANDA UNUI MOTOR PAS CU PAS CU MICROPAŞIRE

Partea 1. Descrierea aplicaţiei

Motoarele electrice pas cu pas (MPP) reprezintă motoare sincrone speciale adaptate funcţionării
incrementale. Înfăşurările fazelor sunt concentrate pe poli aparenţi şi sunt alimentate cu impulsuri de
curent. Un exemplu de MPP tetrafazat cu reluctanţă variabilă (MPP-RV) este dat mai jos.

Fig.1. Fig. 2.

Schema bloc a unui sistem de acţionare cu MPPconţine următoarele componente:

Fig. 3.

1
 Secvenţele de alimentare ale unui MPP-RV sunt de mai multe tipuri: simplă, dublă, mixtă şi cu
micropăşire.

Fig. 4.

Schema de alimentare a unui MPP-RV tetrafazat în regim de micropăşire este realizată prin
blocul contactoarelor statice cu tranzistoare:

Fig. 5.

2
 Partea de comandă digitală a schemei de alimentare conţine două blocuri principale: Număror
binar reversibil pe 4 biţi şi Decodificator. Decodificatorul este obiectul aplicaţiei.

Fig. 6.

Tabelul de adevăr al decodificatorului:

Notă: k reprezinta echivalentul zecimal al codurilor de intrare DCBA, de la iesirea numărătorului

binar reversibil pe 4 biţi (fig. 6), D fiind MSB. De exemplu, k = 13 reprezintă codul DCBA = 1101.

3
ENUNŢUL aplicaţiei: Se cere implementarea decodificatorului cu:
componente SSI (porţi)
multiplexoare
decodificatoare B/Z
memorii fixe

Studiu de implementare

a) Implementare cu porţi
- proiectare laborioasă: necesită 12 harţi Karnaugh, 12 funcţii logice de implementat
- cablaj complicat
- soluţie posibilă, dar greoaie ca efort de proiectare si de execuţie
b) Implementare cu MUX
- necesită 12 MUX 16:1
- cablaj mediu
- soluţie de luat în seamă
c) Implementare cu DCD
- necesită 1 DCD 4:16 + 12 porţi SAU (echiv. SI-NU)
- cablaj mediu spre complicat
- soluţie mai greoaie ca aceea cu MUX, din cauza porţilor SAU de pe ieşirea DCD (efort şi cablaj
greoi)
d) Implementare cu memorii fixe
- avem un tabel de adevăr cu 4 intrări şi 12 ieşiri
- sunt necesare doua memorii în paralel (ex 2x32x8 biţi = 32x16 biţi) pentru dublarea ieşirilor

4
 Partea 2. Implementarea decodificatorului cu componente SSI (porţi)

Examinând Tabelul de adevăr al aplicaţiei se constată că avem Q2i = Q1i negat (i = 1÷4). Rezultă
că vom lucra cu numai 4+4 = 8 hărţi K de dimensiuni 4x4. Aceste hărţi, împreună cu funcţiile de ieşire
deduse după grupări adecvate, sunt date mai jos.

5
 Câteva concluzii
- Funcţiile Q1i ÷ Q2i, respectiv Si , (i = 1÷4) se implementază cu porţi, fără a interesa hazardul
(ieşirile decodificatorului atacă bazele unor tranzistoare).
- Implementarea include omogenizarea funcţiilor de mai sus, pentru a uşura alegerea unor porţi
consacrate din catalog.
- Rezultă un număr mare de componente, cu cablaj complicat.
- Soluţia cu componente SSI e posibilă, dar e laborioasă.

6
 Partea 3. Implementarea decodificatorului cu componente MSI

Se pleacă de la formele numerice zecimale ale funcţiilor Q1i şi Si (i=1÷4), deduse din tabelul de
adevăr al decodificatorului şi se ţine seama că Q2i = Q1i negat (i = 1÷4).

Q11 = Σ(0,8), Q12 = Σ(0,1,7,8,9,15), Q13 = Σ(0,1,2,6,7,8,9,10,14,15),

Q14 = Σ(0,1,2,3,5,6,7,8,9,10,11,13,14,15),
S1 = Σ(0,1,2,3,13,14,15), S2 = Σ(0,1,2,3,4,5,6,7), S3 = Σ(5,6,7,8,9,10,11), S4 = Σ(9,10,11,12,13,14,15).

1. Implementare cu MUX
Teoretic ar fi necesare 12 capsule MUX 16:1, dar se poate adopta soluţia practică cu 8 MUX
16:1 şi porţi de negare. Schema desfşurată e dată mai jos.

Fig. 7.
7
 Câteva concluzii
- Schema este uşor de implementat, dar conţine multe componente şi un cablaj pe măsură.
- Este o implementare modernă, de luat în considerare.

2. Implementare cu DCD
Are o similitudine în raport cu precedenta. Se pleaca tot de la formele numerice zecimale,
observand că funcţiile Q1i, respectiv Si conţin termeni canonici însumaţi cu operaţii logice de tip SAU.
Termenii canonici se obtin direct de la ieşirea unui singur DCD 4:16, urmând să se facă apoi reuniunea
termenilor canonici pentru fiecare funcţie de ieşire. Schema bloc însoţită de detalii este dată mai jos.

Fig. 8.

8
 Câteva concluzii
- Funcţiile logice de tip SAU au fost înlocuite cu SI-NU, acestea fiind mai comune în cataloage.
- S-au utilizat în total 6 x 7430 + 1 2/4 x 7400, adică 8 plus 1 x 74154 = 9 capsule, deci
comparabil cu implementarea cu MUX. Totuşi, blocul de porţi SI-NU conţine cablaj mai
complicat.
- Cele două implementări cu MSI merită luate în considerare.

Partea 4. Implementarea decodificatorului cu memorii fixe

După implementările cu componente SSI şi MSI s-a putut constata că în aplicaţii cu număr mare
de intrări/ieşiri rezultă circuite cu complexitate ridicată. Concluzia este că soluţiile hardware sunt
limitate la aplicaţii simple şi medii, în timp ce pentru aplicaţii complicate se impun soluţii software. O
soluţie software incipientă se bazează pe utilizarea componentelor LSI, în speţă memoriile. În acest
caz implementarea cablată este înlocuită cu una programată. Concret, în cazul Decodificatorului pentru
micropăşire se va folosi o memorie fixă de tip PROM, care va simplifica în mare măsură
implementarea. În acest scop se reproduce tabelul de adevăr al funcţiilor logice în matricea memoriei.
Se pun variabilele A,B,C,D pe liniile de adresă, iar la ieşiri se obţin funcţiile logice.
Tabelul de adevăr are 16 linii şi 12 coloane, adică 194 biţi. Cea mai mică memorie PROM are
32x8 biţi (8 coloane insuficiente, trebuie 12), deci avem nevoie de 2 capsule PROM, aşa cum se vede
în figura de mai jos.

Fig. 9.

Punerea la masă a intrării de adresă A4 reduce numărul de adrese la 16, în acord cu numărul
de linii din Tabelul de adevăr.
Structura hard este mult mai simplă decât la implementările anterioare. Această structura trebuie
asociată cu harta memoriei, care realizează implementarea software a aplicaţiei. Se poate afirma că
biţii inscripţionaţi în memorie formează programul aplicaţiei. Harta este dată în continuare.

9
 Fig. 10.

BIBLIOGRAFIE

1. V. Trifa - Notiţe de seminar la cursul de Sisteme digitale, Fac. de IE, 2020.

2. V. Trifa - Iniţiere în Circuite logice cu aplicaţii în OrCAD. Editura U.T. Press, Cluj-Napoca, 2005,
ISBN 973-662-172-3.
3. V. Trifa - Servomecanisme. Printing Office of Polytechnic Institute of Cluj, 1981.

10