Documente Academic
Documente Profesional
Documente Cultură
FACULTAD DE CIENCIAS
LABORATORIO:
N°4
TITULO:
CURSO.
ELECTRÓNICA DIGITAL
PROFESOR:
ESTUDIANTE:
CICLO:
2020-I
LABORATORIO N°4: ANÁLISIS DEL FLIP-FLOP RS Y APLICACIONES DEL
FLIP-FLOP JK
1) OBJETIVOS:
Analizar y establecer la tabla de verdad de un flip flop RS
Analizar un circuito eliminador de rebotes
Analizar un flip-flop sincronizado por reloj
Diseñar y analizar un circuito detector de flancos ascendente y descendente
Analizar un flip-flop JK (Integrado 7473)
Analizar un circuito de registro de desplazamiento
Analizar un circuito contador
Analizar un circuito de flip-flop en cascada
2) FUNDAMENTO TEÓRICO
Una aplicación del circuito latch S-R consiste en la eliminación del rebote
producido por los contactos de un interruptor mecánico. Cuando el polo de un
interruptor choca con el contacto de cierre del interruptor, vibra o rebota varias
veces hasta que, finalmente, se consigue un contacto firme. Si bien estos rebotes
son mínimos, producen unos picos de tensión que pueden ser inadmisibles en un
sistema digital
El latch S-R con entrada de habilitación
Los flip-flop son dispositivos síncronos de dos estados, también conocidos como
multivibradores biestables. El termino síncrono significa que la salida cambia de
estado únicamente en un instante especifico de una entrada de disparo
denominada reloj (CLK), la cual recibe el nombre de entrada de control, C. Esto
significa que los cambios en la salida se producen sincronizadamente con el reloj.
Un flip-flop disparado por flanco cambia de estado con el flanco positivo (flanco de
subida), o con el flanco negativo (flanco de bajada) del impulso de reloj y es
sensible a sus entradas solo en esta transición del reloj
El flip-flop J-K disparado por flanco
El funcionamiento del flip-flop J-K es idéntico al del flip-flop R-S en las condiciones
de operación SET, RESET y de permanencia de estado (no cambio). La diferencia
está en que el flip-flop no tiene condiciones no validas como ocurre en el S-R.
El termino asíncrono se refiere a los sucesos que no poseen una relación temporal
fija entre ellos y que, generalmente, no ocurren al mismo tiempo. Un contador
asíncrono es aquel en el que los flip-flops del contador no cambian de estado
exactamente al mismo tiempo, dado que no comparten el mismo impulso de reloj.
3) Experimentación
i. El latch S-R con entrada activa a nivel bajo:
G1
G2
Primero asumimos que las dos entradas y la salida Q están a un nivel alto. Como
la salida Q es la entrada de G2 y R está a nivel alto la salida de G2 estará a nivel
bajo.
Cuando la salida Q está a nivel alto, el latch se encuentra en estado SET y
permanecerá indefinidamente en este hasta que se aplique un nivel bajo a la
entrada R, en ese instante el latch pasa al estado RESET.
̅ ̅ ̅ Comentarios
0 0 1 1 Condición no valida
0 1 1 0 Estado SET
1 0 0 1 Estado RESET
1 1 NC NC El latch permanece en el estado
anterior
En este circuito está activado cuando las entradas S y R están a nivel alto,
entonces las salidas Q y Q’ están a nivel bajo. Si cambiamos la entrada S a nivel
bajo la salida Q pasa a un estado alto y Q’ permanece en estado bajo.
̅ Comentario
0 0 NC NC El latch permanece en el estado
anterior
0 1 1 0 Estado SET
1 0 0 1 Estado RESET
1 1 0 0 Condición no valida
Se puede utilizar un latch S-R para eliminar los efectos de los rebotes del
interruptor. Cuando el interruptor se encuentra en la posición 1, la entrada R está a
nivel bajo, entonces el latch está en estado RESET.
La salida Q del latch proporciona una transición limpia del nivel bajo al nivel alto,
por lo que se eliminan los picos de tensión causados por el rebote de los
contactos. De forma similar, se produce una transición limpia de nivel alto a nivel
bajo cuando el interruptor vuelve a la posición 1.
Ahora añadimos dos puertas AND a las salidas del circuito eliminador de rebote y
una señal (puede ser una señal de antena)
La entrada que simula una señal de alta frecuencia es direccionada por el switch.
Es decir la señal conmuta con la ventaja de que no hay rebote o falsos contactos.
Cuando S está a nivel alto y R a nivel bajo, la salida Q se pone a nivel alto con el
flanco positivo de disparo del impulso de reloj, pasando el flip-flop al estado SET.
Cuando S está a nivel bajo y R a nivel alto, la salida Q se pone a nivel bajo con el
flanco de disparo positivo del impulso de reloj, pasando el flip-flop al estado
RESET
Cuando tanto S como R están a nivel bajo, la salida no cambia de estado. Cuando
S y R están a nivel alto, se produce una condición no valida.
̅ Comentarios
0 0 X ̅ Se mantiene el estado
anterior
0 1 0 1 Estado RESET
1 0 1 0 Estado SET
1 1 No valida
v. Circuito detector de flancos ascendente y descendente
Primero cuando el flip-flop está en estado RESET, la entrada J está a nivel alto y
la entrada K a nivel bajo.
̅ Comentarios
0 0 NC NC Se mantiene el estado
anterior
0 1 0 1 RESET
1 0 1 0 SET
1 1 ̅ Basculación(cambio)
El segundo flanco negativo del reloj, hace que el primer flip-flop pase a estado
RESET, y como esta salida Q está conectada a la entrada CLK del segundo flip-
flop, el paso de Q de 1 a 0 produce que el segundo flip-flop pase a estado SET.
El tercer flanco del reloj hace que el primer flip-flop pase al estado SET, pero este
cambio no afecta al segundo flip-flop por lo que este permanece en estaso SET
también.
El cuarto flanco negativo hace que el primer flip-flop pase a estado RESET, este
cambio en la salida hace que el segundo flip-flop también pase a estado RESET.
Pero el cambio en el segundo flip-flop activa el tercer flip-flop (estado SET)
Este proceso se va repitiendo hasta que las ocho salidas estén en un nivel alto, al
siguiente flanco negativo de reloj todas las salidas vuelven a cero y se repite el
proceso.
Este circuito representa el conteo de los números del 0 al 255 en el sistema
decimal. Como una aplicación podemos diseñar que el contador solo cuente hasta
el número 45, para eso añadimos unos comparadores que hagan que en el
momento que se registre el número 46, se active el clear y vuelve a realizarse el
conteo.
4) CONCLUSIONES
Se analizó el funcionamiento de un flip-flop R-S
Se analizó un circuito eliminador de rebotes
Se analizó un flip-flop sincronizado por reloj
Se analizó y diseño un circuito detector de flancos ascendente y
descendente
Se analizó el funcionamiento de un flip-flop J-K
Se analizó un circuito de registro de desplazamiento
Se analizó un circuito contador asincrónico
Se analizó un circuito de flip-flop en cascada
5) REFERENCIAS