Documente Academic
Documente Profesional
Documente Cultură
BOULAICHE Ammar
Université de Jijel
Cours structure machine 2 - Première année MI
Mars 2020
Entrées Sorties
Circuit logique
Combinatoire
Mémoire (état)
Entrées Sorties
Circuit logique
Entrées Sorties
Circuit logique Combinatoire
Combinatoire
Mémoire (état)
Mémoire (état)
Horloge (Clk)
Asynchrone Synchrone
Dans les circuits séquentiels, la mémorisation d’état est assurée par
un dispositif spécifique appelé bascule ou bistables.
E1 Q E1 Q E1 Q E1 Q
En En En En
H Q H Q H Q H Q
R S Qn+1 R
Q
0 0 Qn
0 1 1
1 0 0 Q
1 1 X S
Qn+1 R
R S
H active H non active Q
0 0 Qn Qn H
0 1 1 Qn
1 0 0 Qn Q
S
1 1 X Qn
Qn+1
J K J
H active H non active Q
0 0 Qn Qn H
0 1 0 Qn
1 0 1 Qn K Q
1 1 Qn Qn
mémorisation.
D
Qn+1 Q
D
H active H non active
H
0 0 Qn
1 1 Qn Q
Qn+1 T
T Q
H active H non active H
0 Qn Qn
1 Qn Qn Q
q1q 0 q1q 0 00 01 11 10
00 01 11 10
E E
0 0 1 0 1 0 1 0 1 0
1 0 0 0 1 1 0 0 0 1
D1 D0
D1 = q1 .q0 + q1 .q0 .E
D0 = q1 .q0 .E + q1 .q0 .E + q1 .q0 .E = q1 .q0 .E + q1 .(q0 ⊕ E )
S = q1 .q0 .E
D1 Q1
E S
D0 Q0
E0 E1 E2 E3
S0 S1 S2 S3
Entrées
Entrées
Sorties
Sorties
Entrée parallèle / sortie parallèle Entrée série / sortie parallèle
Entrées
Entrées Sorties
Sorties
D Q D Q D Q D Q
H H H H
H
Write
S0 S1 S2 S3
rythme d’horloge.
E D Q D Q D Q D Q
H H H H
H
Write
S0 S1 S2 S3
E D Q D Q D Q D Q
S
H H H H
H
Activate
Write
E0 E1 E2 E3
D Q D Q D Q D Q
S
H H H H
H
Activate
Write
D Q D Q D Q D Q
H H Q H Q H Q H Q
Q0 Q1 Q2 Q3
1 2
0 3
D 2 q1.q 0 D1 q1 q0 D0 q 2.q 0
D Q D Q D Q
H Q H Q H Q
H
Q2 Q1 Q0
Q0
Q1
Q2
Q2Q1Q0 000 001 010 011 100 000 001 010 011 100
E0
E1 D Q D Q
H Q H Q
D Q D Q
Décodeur
H Q H Q
S0
W S1