UNIVERSITE DE MOSTAGANEM

FACULTE DES SCIENCES ET DE LA TECHNOLOGIE

Département GENIE ELECTRIQUE

Electronique numérique avancée

TP n°0 : Circuits combinatoires

Partie 1 : Relié les commutateurs SW aux LED.

I. Objectifs

Nous voulons réaliser un circuit logique (Figure 1) avec la programmation VHDL

sous Quartus II et implémentera dans une FPGA de type ALTERA DE2.

Vcc
SW0
Pin_N25 Pin_AE23
LEDR0
Vcc
SW1 Pin_N26 Pin_AF23
LEDR1

EP2C35F672C6

Figure 1 : Circuit FPGA de type ALTERA cyclone II - EP2C35F672C6.

II. Matériels utilisé & Documentation nécessaires

 Logiciel Quartus II v13.0
 Carte de développement FPGA ALTERA DE2.
 Câble USB relie la carte de développement DE2 avec le PC.
 Fiche pratique n°1 : Prise en main DE2.
 Fiche pratique n°2 : Prise en main VHDL.
III. Travail demandé
1. Créé un répertoire nommé « TP0 », afin de stoker les fichiers de votre projet
Quartus.
2. Crée un projet Quartus nommé « TP0.qpf » et le sauvegardez dans le répertoire
« TP0 ».
3. Développez en VHDL le circuit logique présenté à la figure n°1.
4. Inclure dans votre projet les tâches de goupille (Pin assignement) requise pour
le panneau DE2.
5. Compiler le projet.

Responsable du TP : Larbi beklaouz Hadj

 Apres l’étape n°5, Quartus affiche le statut de la compilation. S’il y a des erreurs refaire
les étapes cité précédemment de 1 à 5. Si non, affiche compilation réussie avec le pourcentage
des ressources consommé.

IV. Simulation avec Quartus

6. Visualiser & vérifier le circuit logique développé en VHDL avec « RTL
Viewer ». Pour montrer le design du circuit.
7. Afin de simuler est examinée la fonctionnalité du circuit logique, nous pouvons
utiliser « Simulation WaveForm Editor ». Ainsi de présenter le chronogramme
logique du circuit.
V. Implémentation
8. Brancher la carte de développement DE2 avec le PC à l’aide du cable USB
Blaster.
9. Exécuter « Programmer » et vérifier si le PC reconnaitre la carte de
développement DE2. Si non, refaire l’étape n°8.
10. Le projet développé s’apparaitre dans le Programmer avec le nom « TP0.sof ».
Cliquer sur le bouton Star, pour charger le fichier « .sof » dans la cible FPGA.
VI. Vérification final
11. Examiner la fonctionnalité du circuit logique en basculant les commutateurs
SW et en observant les LEDs qui s’allument selon la logique du circuit
développé.

Responsable du TP : Larbi beklaouz Hadj