1. şi Binary Switch.

2. Se asamblează schema comparatorului cu cinci intrări şi trei ieşiri în

Fereastra de lucru şi se verifică corectitudinea lui. Se studiază diagrama de
timp.
3. Se asamblează schema modulului comparator de patru biţi.Se efectuează
compararea a două cuvinte binare de patru biţi(la indicaţia profesorului). Se
studiază diagrama de timp.
4. Se asamblează schema comparatorului de opt biţi în baza sumatorului.Se
efectuează compararea a două cuvinte binare de opt biţi(la indicaţia
profesorului). Se studiază diagrama de timp.
5. Pentru circuitele asamblate se determină costul şi timpul de reţinere.

Rezolvarea lucrării:
f egal = 12 = 01100
f inegal = 22 = 10011
f interv = (19-29)

Tabelul de adevăr al comparatorului:

a4 a3 a2 a1 a0 fint a4 a3 a2 a1 a0 fint
0 0 0 0 0 0 0 16 1 0 0 0 0 0
1 0 0 0 0 1 0 17 1 0 0 0 1 0
2 0 0 0 1 0 0 18 1 0 0 1 0 0
3 0 0 0 1 1 0 19 1 0 0 1 1 1
4 0 0 1 0 0 0 20 1 0 1 0 0 1
5 0 0 1 0 1 0 21 1 0 1 0 1 1
6 0 0 1 1 0 0 22 1 0 1 1 0 1
7 0 0 1 1 1 0 23 1 0 1 1 1 1
8 0 1 0 0 0 0 24 1 1 0 0 0 1
9 0 1 0 0 1 0 25 1 1 0 0 1 1
10 0 1 0 1 0 0 26 1 1 0 1 0 1
11 0 1 0 1 1 0 27 1 1 0 1 1 1
12 0 1 1 0 0 0 28 1 1 1 0 0 1
13 0 1 1 0 1 0 29 1 1 1 0 1 1
14 0 1 1 1 0 0 30 1 1 1 1 0 0
15 0 1 1 1 1 0 31 1 1 1 1 1 0

Diagrama Karnaugh pentru minimizarea funcţiei:

000 001 011 010 110 111 101 100
00 1 1 1
01 1 1 1
11 1 1 1
10 1 1
Schema logică a comparatorului cu 5 intrări:

Timpul de reţinere = 2 u. t., şi costul = 25.

Diagrama temporala pentru comparatorul cu 5 intrări:

Schema logică a modulului comparator succesiv de 4 biţi: