Calculatoare,Informatica si Microlectronica
Raport
Evaluarea Performantelor
Tema:Evaluarea Performantelor
sistemelor multiprocesor in timp real.
Efectuat: Conea C.
Verificat: Guțuleac E.
Chișinău 2020
Scopul lucrarii:Studierea metodelor de evaluare a perfomantelor sistemelor de
calcul.Metodele de evaluare se bazeaza pe GSP folosind mediul instrumental
SPNet Tools de modelare si validare sistemelor cu prelucrare distructiva a datelor.
Consideratii teoretice:
In general arhitectura SMP poate fi reprezentata ca omultime de resurse,module
primare(procesoare) module secundare(memorii,porturi de intrare/iesire) cu
retele de comunicare ce le conecteaza. Modulele primare sunt destinate
prelucrarii datelor si reprezinta elemente deprocesare a sistemului ce produce
cereri pentru accesul prin reteua de comunicare catre modulele secundare
capabile sa deserveasca cererile generatre sau sa le ignoreze.In calitate de indice
de baza a performantelor SMP, de obicei,este primita putere de procesare ,egala
cu numarul de mediu de procesoare active.Ce activitate se subintelege
procesoarele neblocate la momentul dat de alte procesoare si care nu sunt in
asteptare dupa resurse necesarepentru a continua prelucrarea
datelor.Astfel,puterea de procesare poate fi scrisa sub forma:.
Unde este multimea de stari SMP,in care procesoarele sunt active; na(i) este
numarul de procesoare active in stare i; este probabilitatea stationara a starii i;
PP este puterea de procesare.
De aici se pune problema alegerii parametrilor dati la incarcarea a sistemului si a
unei astfel de structuri a retelei de comunicare care ar maximiza puterea de
procesare si ar indica valoarea relativa de retinere a deservirii cererii,ce apare in
reteaua de comunicare data SMP.De asemenea,e evident ca puterea de procesare
poate fi interpretata ca coeficientul de folosire a structurii.
Pi-Procesoarele;
Mli-memorie locala;
LBi-magistrala locala;
PMi-memorie privata;
MCi-memorie comuna;
GBi-magistrala comuna;
Specificarea locatiilor si tranzitiilor
P1-procesoare active
P2-magistrale comune accesibile
P3-procesoare ce cer acces la modulele de MC
P6-19 – sirul la modulul lui MC de lungime respectiva 1-15
t1- sfirsitul lucrului activ al procesorului
t28- procesorul ocupa magistrala si incepe accesul la alocarea MC
t7,t8,t9,t10 – procesorul devine respectiv 1,2,3,4 in sirul la modulul MC
t2- sfirsitulla modulul MC,magistrala comuna se elibereaza
t3,t4,t5,t6 – sfirsitul accesului si alocarii modulului MC, procesorul iese din sir
Sarcina 1:Sa se construiasca o retea Petri.Sa se efectueze evaluarea
performantelor magistralei de date.