Tema 6.

SINTEZA CIRCUITELOR LOGICE COMBINAŢIONALE

Circuitele logice combinaţionale (CLC) se caracterizează prin faptul că variabilele de ieşire

sunt independente de timp şi de starea internă, fiind determinate numai de variabilele de intrare.

x1 y1
x2 y2
CLC

xn ym

Oricare funcţie de ieşire y (y1, y2,…, ym) este funcţie de toate variabilele de intrare
(x1, x2,…, xn).
Un CLC se poate descrie astfel:
y1 = f1(x1, x2,…, xn)
y2 = f2(x1, x2,…, xn)

ym = fm(x1, x2,…, xn)

CLC nu conţin circuite de memorie şi legături inverse (bucle).

Etapele sintezei circuitelor logice combinaţionale sunt:

1. Enunţul problemei;
2. Elaborarea tabelului de adevăr, definirea funcţiei sau funcţiilor;
3. Minimizarea funcţiei sau funcţiilor;
4. Implementarea circuitului.

Există mai multe metode de implementare a CLC, diferenţiate după nivelul de complexitate
al circuitelor integrate folosite
- circuite integrate SSI (Small Scale Integration). SSI au până la 100 de tranzistoare
integrate pe capsulă. Dintre aceste circuite fac parte porţile logice fundamentale: SI-NU (NAND),
SAU-NU (NOR), NU (NOT), SI (AND), SAU (OR), SAU-EXCLUSIV (XOR).
- circuite integrate MSI (Medium Scale Integration). MSI au până la 1000 de tranzistoare
integrate pe capsulă. Dintre aceste circuite fac parte decodificatoarele, codificatoarele,
multiplexoarele, demultiplexoarele, sumatoarele etc.

Tema 6.1. Decodificatoare

Decodificatoarele sunt circuite logice combinationale care activeaza una dintre iesiri in
functie de cuvantul de cod aplicat la intrare.
Decodificarea este necesara la adresarea memoriei, la selectia porturilor, la afisarea
numerica, la multiplicarea datelor, etc.
Decodificatoarele pot fi complete şi incomplete, în dependență de numărul de intrări și
ieșri.
Pentru un decodificator complet este adevărataă relaţia:
 m  2n , unde n este numărul de intrări şi m este numărul de ieşiri.
Exemplu. Decodificatoarele binare 24, 38, 416

Pentru un decodificator incomplet este adevărataă relaţia:

m  2n .
Exemplu. Decodificatoarele binar-zecimale au 4 intrări şi 10 ieşiri (410).

Simbolul logic al unui decodificator complet cu 2 intrări și 4 ieșiri (24):

EN – intrare de validare (activă pe 1)

s1, s0 – intrări de adresă
Q3-Q0 – ieşiri (active pe 1)

Tabelul de adevăr al decodificatorului 24 Circuitul logic

EN S1 S0 Q0 Q1 Q2 Q3
EN s1 !s1 s0 !s0
0 * * 0 0 0 0
Q0
1 0 0 1 0 0 0
1 0 1 0 1 0 0
1 1 0 0 0 1 0 Q1
1 1 1 0 0 0 1
Formulele logice: Q2
Q0  s1 s 0 En ;
Q1  s1 s 0 En; Q3
Q 2  s1 s 0 En ; ;
Q3  s1 s 0 En ;

Dacă decodificatorul este realizat pe circuite NAND, ieșirile lui sunt active pe 0.
Simbolul decodificatorului cu ieșiri active pe 0:

EN Q3
Q2
S1 Q1
S0 Q0
 Decodificator BCD - 7 segmente

Decodificatoarele BCD - 7 segmente sunt circuite logice combinaţionale destinate

să comande circuite de afişare numerice cu 7 segmente (LED-uri, becuri, cristale lichide
sau tuburi cu descărcare în gaze).
Circuitul are 4 intrări, notate şi 7 ieşiri notate a, b, c, d, e, f, g. Intrările codifică un
număr binar de 4 biţi.
Există celule de afişare cu LED-uri (diode electroluminiscente) cu anod comun
(AC) sau cu catod comun (KC). În primul caz comanda se face cu nivel scăzut (L sau 0
logic), iar în al doilea caz comanda se face cu nivel ridicat (H sau 1 logic).

Tabelul de adevăr al decodificatorului pe 7 segmente pentru codul binar zecimal

8421.
 Decodificatoare binar-zecimale

Vom analiza sinteza unui decodificator binar-zecimal al codului 842(-3). Acest

decodificator va avea 4 intrări și 10 ieșiri.
Tabelul de adevăr al decodificatorului:
Cifra Codul Funcţiile
zeci- 8 4 2 -3
mală x1 x2 x3 x4 y0 y1 y2 y3 y4 y5 y6 y7 y8 y9
0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
1 0 1 0 1 0 1 0 0 0 0 0 0 0 0
2 0 0 1 0 0 0 1 0 0 0 0 0 0 0
3 0 1 1 1 0 0 0 1 0 0 0 0 0 0
4 0 1 0 0 0 0 0 0 1 0 0 0 0 0
5 1 0 0 1 0 0 0 0 0 1 0 0 0 0
6 0 1 1 0 0 0 0 0 0 0 1 0 0 0
7 1 0 1 1 0 0 0 0 0 0 0 1 0 0
8 1 0 0 0 0 0 0 0 0 0 0 0 1 0
9 1 1 0 1 0 0 0 0 0 0 0 0 0 1
10 0 0 0 1 * * * * * * * * * *
11 0 0 1 1 * * * * * * * * * *
12 1 0 1 0 * * * * * * * * * *
13 1 1 0 0 * * * * * * * * * *
14 1 1 1 0 * * * * * * * * * *
15 1 1 1 1 * * * * * * * * * *

Deoarece ieșirile funcțiilor sunt egale cu 1 în combinații diferite de intrare, fără a se

suprapune, putem utiliza o singură diagramă Karnaugh, dar având în vedere, că, de fapt, sunt 10
diagrame Karnaugh diferite. Astfel, vom alipi doar o singură funcție de ieșire cu valorile
nedeterminate.
În rezultatul minimizării au fost obţinute următoarele funcţii logice:
y0  x1 x2 x3
y1 x1 x3 x4
y2  x1 x2 x3
y3  x1 x3 x4
y4  x2 x3 x4
y5  x2 x3 x4
y6  x2 x3 x4
y7  x1 x3
y8  x1 x4
y9  x1 x2

Schema decodificatorului binar-zecimal 842(-3):

Extinderea capacităţii de decodare

Exemplu. Să se implementeze un decodificator 416, utilizănd decodificatoare 24.

Tabelul de adevăr al decodificatorului:

s3 s2 s1 s0

EN Q3 EN Q3 Q15
Q2 Q2
S1 Q1 S1 Q1
S0 Q0 S0 Q0

EN Q3
Q2
S1 Q1
S0 Q0

EN Q3
Q2
S1 Q1
S0 Q0

EN Q3
Q2
S1 Q1
S0 Q0 Q0
Decodificator extins cu porți logice AND în formă de matrice