ARQUITECTURA CISC

(Complex Instruction Set Computer - Computadora con Conjunto de Instrucciones Complejas). CISC es un tipo de arquitectura de computadoras que promueve el uso de gran nmero de instrucciones, permitiendo operaciones complejas entre operandos situados en memoria o en registros internos. La tecnologa CISC naci de la mano de Intel, creado en 1971, permitira el nacimiento de la informtica personal. Ms concretamente, sera en 1972 cuando aparecera el 8080 (primer chip capaz de procesar 8 bits, suficiente para representar nmeros y letras). Los microprocesadores CISC tienen un conjunto de instrucciones que se caracteriza por ser muy amplio y permitir operaciones complejas entre operando situados en la memoria o en los registros internos. Esta arquitectura se basa en que cada instruccin puede corresponder a varias operaciones de bajo nivel, tales como leer de memoria, operacin aritmtica, escribir en la memoria, sumar datos todo en una sola instruccin. Este tipo de arquitectura dificulta el paralelismo entre instrucciones, por lo que, en la actualidad, la mayora de los sistemas CISC de alto rendimiento implementan un sistema que convierte dichas instrucciones complejas en varias instrucciones simples del tipo RISC, llamadas generalmente microinstrucciones.
4

La microprogramacin es una caracterstica importante y esencial de casi todas las arqutecturas CISC. La microprogramacin significa que cada instruccin de mquina es interpretada por una microprograma localizada en una memoria en el circuito integrado del procesador. Las instrucciones compuestas son decodificadas internamente y ejecutadas con una serie de microinstrucciones almacenadas en una ROM interna. Para esto se requieren de varios ciclos de reloj, al menos uno por microinstruccin. Es as entonces como los chips CISC utilizan comandos que incorporan una gran diversidad de pequeas instrucciones para realizar una nica operacin. Cuando el sistema operativo o una aplicacin requiere de una de estas acciones, enva al procesador el nombre del comando para realizarla junto con el resto de informacin complementaria que se necesite. Pero cada uno de estos comandos de la ROM del CISC varan de tamao y, por lo tanto, el chip debe en primer lugar verificar cuanto espacio requiere el comando para ejecutarse y poder as reservrselo en la memoria interna. Adems, el procesador debe determinar la forma correcta de cargar y almacenar el comando, procesos ambos que ralentizan el rendimiento del sistema. El procesador enva entonces el comando solicitado a una unidad que lo descodifica en instrucciones ms pequeas que podrn ser ejecutadas por un nanoprocesador, una especie de procesador dentro del procesador. Y al no ser las instrucciones independientes, pues son instrucciones menores procedentes de la descodificacin de una instruccin mayor, slo puede realizarse una instruccin cada vez. A travs de la compleja circuitera del chip, el nanoprocesador ejecuta cada una de las instrucciones del comando. El desplazamiento por esta circuitera tambin ralentiza el proceso. Para realizar una sola instruccin un chip CISC requiere de cuatro a diez ciclos de reloj. La ecuacin del funcionamiento

La ecuacin siguiente es de uso general para expresar una capacidad del funcionamiento de computadora:

El acercamiento de CISC procura reducir al mnimo el nmero de instrucciones por programa, sacrificando el nmero de ciclos por la instruccin. El RISC hace el opuesto, reduciendo los ciclos por la instruccin en el coste del nmero de instrucciones por programa. CARACTERISTICAS DE LA ARQUITECTURA CISC El propsito esencial de una arquitectura CISC es intentar proporcionar nica instruccin de mquina para cada enunciado que est escrita en un lenguaje de alto nivel. Otra caracterstica de la arquitectura CISC es la incorporacin de formatos de instrucciones de tamao variable. Las instrucciones que necesitan operandos de registros pueden tener slo dos bytes de longitud, pero las instrucciones que necesitan direcciones de memoria pueden necesitar cinco bytes para incluir todo el cdigo de la instruccin. Las instrucciones en un procesador CISC tpico proporcionan la manipulacin directa de los operando que residen en la memoria. Por ejemplo, una instruccin ADD puede especificar un operando en la memoria mediante un direccionamiento de ndice y un segundo operando en la memoria por medio de un direccionamiento directo. Aunque los procesadores CISC tienen instrucciones que slo utilizan registros de procesador, la disponibilidad de otros modos de operaciones tiende a

simplificar la compilacin de lenguajes de alto nivel. Sin embargo, conforme se incorporan ms instrucciones y modos de direccionamiento en una computadora, se necesita ms circuitera lgica para implementarlos y soportarlos, y esto puede producir que los clculos se hagan lentos. La microprogramacin es una caracterstica importante y esencial de casi todas las arqutecturas CISC. Como por ejemplo: Intel 8086, 8088, 80286, 80386, 80486. Motorola 68000, 68010, 68020, 68030, 6840. La microprogramacin significa que cada instruccin de mquina es interpretada por un microprograma localizado en una memoria en el circuito integrado del procesador. En la dcada de los sesentas la micropramacin, por sus caractersticas, era la tcnica ms apropiada para las tecnologas de memorias existentes en esa poca y permita desarrollar tambin procesadores con compatibilidad ascendente. En consecuencia, los procesadores se dotaron de poderosos conjuntos de instrucciones. Las instrucciones compuestas son decodificadas internamente y ejecutadas con una serie de microinstrucciones almacenadas en una ROM interna. Para esto se requieren de varios ciclos de reloj (al menos uno por microinstruccin).

PROCESOS DE INSTRUCCIONES Los microprocesadores CISC tienen un conjunto de instrucciones que se caracteriza por ser muy amplio y permitir operaciones complejas entre operandos situados en la memoria o en los registros internos. Este tipo de arquitectura dificulta el paralelismo entre instrucciones, por lo que en la actualidad la mayora de los sistemas CISC de alto rendimiento
5

implementan un sistema que convierte dichas instrucciones complejas en varias instrucciones simples, llamadas generalmente microinstrucciones. Las instrucciones compuestas son decodificadas internamente y ejecutadas con una serie de microinstrucciones almacenadas en una ROM interna. Para esto se requieren de varios ciclos de reloj, al menos uno por microinstruccin. Es as entonces como los chips CISC utilizan comandos que incorporan una gran diversidad de pequeas instrucciones para realizar una nica operacin. La filosofa CISC El objetivo principal de la arquitectura CISC es completar una tarea en el menor nmero de lneas de cdigo ensamblador posibles. Este objetivo es conseguido mediante la construccin de un microprocesador capaz de comprender y ejecutar una serie de operaciones complejas. Para esta tarea en particular, un procesador CISC vendra preparado con una instruccin especfica (la llamaremos "MULT"). Cuando se ejecuta, esta instruccin lee los dos valores de memoria, multiplica los operandos en la unidad de ejecucin, y despus almacena el resultado en la posicin de memoria adecuada. De esta manera, la tarea completa de multiplicar dos nmeros puede ser llevada a cabo con una nica instruccin: MULT (2:3), (5:2). MULT es lo que se conoce como una "instruccin compleja". Opera directamente sobre los bancos de memoria del computador y no requiere al programador para llamar explicitamente a una carga de operandos o funciones de almacenamiento. Se parece mucho a un comando en un lenguaje de programacin de alto nivel. Por ejemplo, si permitimos que "a" represente el valor de (2:3) y "b" represente el valor de (5:2), entonces este comando es idntico a la expresin en C "a = a * b". Una de las ventajas principales de esta filosofa es que el compilador tiene que hacer muy poco trabajo para traducir un lenguaje de alto nivel a ensamblador. Adems, debido a que la longitud del cdigo es relativamente corta, hace falta

poca RAM para almacenar las instrucciones. Pero la dificultad est en construir instrucciones complejas directamente en hardware. REGISTROS CISC Los registros son mayoritariamente de uso dedicado Dentro de un procesador existen dos tipos de registros. Los registros De propsito general son aquellos que el procesador puede utilizar para almacenar datos temporales, variables locales... Por su parte, los registros de uso dedicado son aquellos que estn reservados para tareas muy especficas (almacenar el contador de programa, el stack pointer...). El nmero de registros de propsito general es reducido en las arquitecturas CISC. Por un lado, se debe a que el elevado nmero de modos de direccionamiento provoca que casi todo el trnsito de datos se produzca de memoria a memoria. Por otro lado, la mayor parte del espacio del chip se utiliza para la decodificacin y la ejecucin, as como para el almacenamiento del microcdigo, dejando poco espacio para estos registros. El compilador que se use ha de ser capaz de maximizar el rendimiento de los pocos registros de propsito general que hay, con el fin de lograr una ejecucin mucho ms eficiente del programa. En cambio, s son abundantes los registros de uso dedicado que controlan el trnsito de datos, y el estado del procesador. Algunos de estos registros son utilizados para almacenar el stack pointer, para realizar la gestin de las interrupciones y para almacenar los cdigos de condicin. Por ltimo, cabe destacar que los computadores basados en arquitecturas CISC suelen incorporar una memoria intermedia rpida (cach) para agilizar clculos y para almacenar datos temporales muy usados.

DIRECCIONAMIENTO DE DATOS El acceso a los datos en una mquina CISC toma la filosofa asociada inicialmente a las instrucciones, es decir, se entiende que se facilita la tarea de programacin minimizando el uso de instrucciones de bajo nivel, y proporcionando instrucciones que sean capaces de hacer el mximo posible. Ventajas y desventajas 1- CISC tiene un coste "razonable, que es alcanzado a nivel de usuario. Esto mismo, no ocurre con los RISC, que por el contrario tienen un coste elevado, por esto mismo esta tecnologa ha sido enfocada a ventas a nivel de empresa y equipos de gama alta. 2- La utilidad que se le d a la maquina es muy importante, ya que el usuario debe de encontrar un nivel ptimo en cuanto a calidad - precio. Y por qu pagar ms si realmente no se le va a sacar partido al cien por cien. 3- El software utilizado es otro de los factores importantes, dado que un RISC no utiliza el mismo software que un CISC. Estos ltimos, por lo general tienen un software ms asequible. 4- Dada la compatibilidad hacia atrs dela familia CISC x86, los usuarios han podido renovar sus equipos sin por ello tener que abandonar software que ya conocan, y reutilizar sus datos. As mismo, los fabricantes han tenido en cuenta este factor, puesto que seguir con otra lnea de procesadores supona no solo un cambio muy radical, sino que adems poda llevar un riesgo en cuanto a ventas. Estos son algunos de los motivos. Sin embargo, tambin hay que tener en cuenta el conflicto de intereses de algunos fabricantes, as como la opinin de distintas revistas, algunas de ellas asociadas a diferentes marcas .Se estn estudiando las tendencias futuras,

como pueden ser los hbridos, mejoras en los microprocesadores CISC, mejoras en los RISC ARQUITECTURAS RISC

Buscando aumentar la velocidad del procesamiento se descubri en base a experimentos que, con una determinada arquitectura de base, la ejecucin de programas compilados directamente con microinstrucciones y residentes en memoria externa al circuito integrado resultaban ser mas eficientes, gracias a que el tiempo de acceso de las memorias se fue decrementando conforme se mejoraba su tecnologa de encapsulado. Debido a que se tiene un conjunto de instrucciones simplificado, stas se pueden implantar por hardware directamente en la CPU, lo cual elimina el microcdigo y la necesidad de decodificar instrucciones complejas. En investigaciones hechas a mediados de la dcada de los setentas, con respecto a la frecuencia de utilizacin de una instruccin en un CISC y al tiempo para su ejecucin, se observ lo siguiente: Alrededor del 20% de las instrucciones ocupa el 80% del tiempo total deejecucin de un programa.

Existen secuencias de instrucciones simples que obtienen el mismo resultado que secuencias complejas predeterminadas, pero requieren tiempos de ejecucin ms cortos. CARACTERSTICAS DE LA ARQUITECTURA RISC Estos microprocesadores siguen tomando como base el esquema moderno de Von Neumann. Las instrucciones, aunque con otras caractersticas, siguen divididas en tres grupos: Transferencia. Operaciones. Control de flujo. Reduccin del conjunto de instrucciones a instrucciones bsicas simples, con la que pueden implantarse todas las operaciones complejas. Arquitectura del tipo load-store (carga y almacena). Las nicas

instrucciones que tienen acceso a la memoria son 'load' y 'store'; registro a registro, con un menor nmero de acceso a memoria. Casi todas las instrucciones pueden ejecutarse dentro de un ciclo de reloj. Con un control implantado por hardware (con un diseo del tipo load-store), casi todas las instrucciones se pueden ejecutar cada ciclo de reloj, base importante para la reorganizacin de la ejecucin de instrucciones por medio de un compilador. Pipeline (ejecucin simultnea de varias instrucciones). Posibilidad de reducir el nmero de ciclos de mquina necesarios para la ejecucin de la instruccin, ya que esta tcnica permite que una instruccin puede empezar a ejecutarse antes de que haya terminado la anterior.

Propiedades del sistema tipo RISC Como se discuti en la seccin anterior algunas de las condiciones necesarias para archivar una operacin reducida en un sistema RISC son: 1.- Estndar, tamao arreglado de instruccin, igual para la computadora la longitud de la palabra y para el ancho de el bus de datos (con la estipulacin algunos nuevos sistemas la longitud de la palabra y/o del bus de datos en un entero mltiple del tamao de la instruccin como en estos nuevos sistemas de 64 bits y en algunos sistemas de 32 bits con un bus de datos de 64 bits). 2.- El tiempo de la ejecucin es estandart para todas las instrucciones, preferiblemente dentro un ciclo singular del CPU (con la estipulacin esta minora de instrucciones igual como divide tendr que ser ejecutado en mas de un solo ciclo. RISC es una arquitectura de tipo load/store Como hemos visto, el nmero de referencias por instruccin en un lenguaje de alto nivel es elevado y la mayora de las instrucciones slo requieren un simple flujo de datos. Como resultado, la gran mayora de direccionamientos en las

instrucciones RISC son de tipo registro-registro. Es decir se cargan los operandos en los registros mediante una operacin de tipo load, se realizan las operaciones pertinentes entre los registros y los resultados se almacenan en memoria mediante una instruccin de tipo store. A este modelo de arquitectura, exclusiva de los RISC, se le conoce con el nombre de load/store. Evidentemente, los registros del procesador son los que brindan los tiempos de acceso ms cortos debidos tanto a la tecnologa de acceso como al nmero de bits necesarios para direccionarlos. En una arquitectura de tipo load/store Lo ideal sera poder tener todos los operandos que se necesiten en la ejecucin de un programa ubicados en registros. Pero entonces el coste del hardware se vera incrementado notablemente. Se necesita una estrategia para ubicar aquellos operandos a los que se accede con ms frecuencia y reducir el trfico registro-memoria generado en las operaciones de tipo load y store. Una estrategia consistira en confiar al compilador la maximizacin del uso de los registros. La otra estrategia, ms acorde con la filosofa RISC, es disponer de una cantidad elevada de registros para poder mantener ubicadas las variables durante un perodo de tiempo mayor. PROCESOS DE INSTRUCCIONES Los microprocesadores basados en esta arquitectura poseen instrucciones de tamaos fijos y presentados en un nmero reducido de formatos y en donde slo las instrucciones de carga y almacenamiento acceden a la memoria por datos. Tambin suelen disponer de muchos registros de propsito general. Debido a que se tiene un conjunto de instrucciones simplificado, stas se pueden implantar por hardware directamente en la CPU, lo cual elimina el microcdigo y la necesidad de decodificar instrucciones complejas. Pocas instrucciones simples

El objetivo es que se ejecuten rpido, de ser posible en un nico ciclo de maquina (luego de ser captadas y decodificadas, por supuesto). Pipeline de tres etapas para las instrucciones sin referencia a memoria: FI DI EI.

Se puede utilizar control cableado porque son simples. La unidad de control es simple, por lo tanto puede funcionar con mayor frecuencia de clock. El pipeline es eficiente si las instrucciones son de tiempo de ejecucin similar en casa etapa. Las instrucciones complejas de los CISC se implementan como una de secuencia de operaciones RISC.

Instrucciones de Ancho Fijo y Formato Uniforme Usualmente instrucciones de ancho fijo son de 32 bits. Esto hace que la carga y decodificacin de instrucciones sea simples y rpida. No se necesita esperar a que se conozca el largo de la instruccin actual para empezar a decodificar la prxima. El formato uniforme simplifica la decodificacin porque el cdigo de operacin y el campo de direccin estn ubicados en la misma posicin para todas las instrucciones. REGISTRO RISC Registros de parmetros: Estos registros contienen el conjunto de parmetros que se pasan del procedimiento padre al que est en curso. A travs de ellos un procedimiento hijo se puede comunicar con su padre sin que exista un flujo real de datos entre ambos.

Registros locales: Los registros locales sirven para almacenar aquellos operandos que el compilador haya seleccionado con fines optimizadores, debido sobre todo al gran nmero de asignaciones en las que se ven involucrados.

Registros temporales: Los registros temporales sirven para realizar el paso de argumentos desde un procedimiento a sus hijos. Del mismo modo que ocurra con los registros de parmetros, no es necesario un flujo real de datos entre los dos procedimientos.

Tal como podemos observar, existe solapamiento entre diversas ventanas siempre y cuando se realicen llamadas y exista paso de argumentos. Sin embargo, el nmero de procedimientos activos en un sistema y el nivel de anidamiento son imprevisibles y es imposible disponer de un nmero infinito de ventanas. Por ello, el aspecto real del fichero de registros es el de un buffer circular. Slo se mantienen marcos o ventanas para aquellos procedimientos que sean ms recientes. Los ms antiguos se han de guardar en memoria para, posteriormente, cargarlos de nuevo en el fichero de registros. MODOS DE DIRECCIONAMIENTO Adems de los modos de registro e inmediato, el principal modo de direccionamiento (y casi siempre el nico) es el de desplazamiento (offset), con registro de 32 bits ms un desplazamiento de 16 bits, solo utilizado para LOAD/STORE. Se puede utilizar para simular el modo directo o absoluto, muy utilizado para acceder a datos estticos, usando r0. Tambin se puede simular el modo indirecto con registro haciendo el desplazamiento nulo.
4

Se evitan los modos que necesiten acceder a memoria para componer la direccin de un operando (indirecto con memoria). Caractersticas del RISC Incrementar el tamao del conjunto de registros. Mayor velocidad en la ejecucin de instrucciones. Implementar medidas para aumentar el paralelismo interno. Aadir cachs enormes. Aadir otras funcionalidades, como E/S y relojes para mini controladores. Construir los chips en lneas de produccin antiguas que de otra manera no seran utilizables. No hacer nada, ofrecer el chip para aplicaciones de bajo consumo de energa o de tamao limitado Las caractersticas que generalmente son encontradas en los diseos RISC son: 1) Codificacin uniforme de, lo que permite una decodificacin ms rpida. 2) Un conjunto de registros homogneo, permitiendo que cualquier registro sea utilizado en cualquier contexto y as simplificar el diseo del compilador (aunque existen muchas formas de separar los ficheros de registro de entero y coma flotante). 3) Modos de direccionamiento simple con modos ms complejos reemplazados por secuencias de instrucciones aritmticas simples. 4) Los tipos de datos soportados en el hardware (por ejemplo, algunas mquinas CISC tiene instrucciones para tratar con tipos byte, cadena) no se encuentran en una mquina RISC. Los diseos RISC tambin prefieren utilizar como caracterstica un modelo de memoria Harvard, donde los conjuntos de instrucciones y los conjuntos de datos
4

estn conceptualmente separados; esto significa que el modificar las direcciones donde el cdigo se encuentra pudiera no tener efecto alguno en las instrucciones ejecutadas por el procesador (porque la CPU tiene separada la instruccin y el cach de datos, al menos mientras una instruccin especial de sincronizacin es utilizada). Por otra parte, esto permite que ambos cachs sean accedidos separadamente, lo que puede en algunas ocasiones mejorar el rendimiento.

RISC es una arquitectura basada en la sencillez La arquitectura RISC apuesta por la sencillez del diseo de todas sus caractersticas: tipo de operaciones, modos de direccionamiento y formato de las instrucciones. En las arquitecturas RISC no se implementan operaciones complicadas como se suele hacer en las CISC. Su objetivo es proporcionar operaciones bsicas que se usen con gran frecuencia, dejando de lado otras ms sofisticadas pero de un uso tan restringido que no merece la pena contemplar. Los modos de direccionamiento son pocos y sencillos. Debido a la gran utilizacin de variables locales y a la estrategia de adoptar un fichero de registros, el modo de direccionamiento ms importante es el efectuado a registro. Tambin se utilizan otros, como el de desplazamiento y el relativo al contador de programa. El resto de los modos de direccionamiento que posean una mayor complejidad se pueden obtener a partir de los simples va software. Propiedades del sistema tipo RISC 1- Estndar, tamao arreglado de instruccin, igual para la computadora la longitud de la palabra y para el ancho del bus de datos (con la estipulacin algunos nuevos sistemas la longitud de la palabra y/o del bus de datos en un entero mltiple del tamao de la instruccin como en estos nuevos
5

sistemas de 64 bits y en algunos sistemas de 32 bits con un bus de datos de 64 bits). 2- El tiempo de la ejecucin es estandarte para todas las instrucciones, preferiblemente dentro un ciclo singular del CPU (con la estipulacin esta minora de instrucciones igual como divide tendr que ser ejecutado en ms de un solo ciclo. El acercamiento del RISC Los procesadores del RISC utilizan solamente las instrucciones simples que se pueden ejecutar dentro de un ciclo de reloj. As, el comando de MULT descrito arriba se poda dividir en tres comandos separados: CARGA, que mueve datos desde el banco de memoria a un registro, GOLPECITO, que encuentra el producto de dos operandos localiz dentro de los registros, y del ALMACN, que mueve datos desde un registro a los bancos de memoria. Para realizar la serie exacta de pasos descritos en el acercamiento de CISC, un programador necesitara cifrar cuatro lneas de asamblea: CARGAR A, 2:3 CARGAR B, 5:2 PINCHAR A, B ALMACENAR 2:3, A PRINCIPIOS DE DISEO DE LAS MAQUINAS RISC Resulta un tanto ingenuo querer abarcar completamente los principios de diseo de las mquinas RISC, sin embargo, se intentar presentar de una manera general la filosofa bsica de diseo de estas maquinas, teniendo en cuenta que dicha filosofa puede presentar variantes. Es muy importante conocer estos principios bsicos, pues de stos se desprenden algunas caractersticas importantes de los sistemas basados en microprocesadores RISC. En el diseo de una mquina RISC se tienen cinco pasos: 1. Analizar las aplicaciones para encontrar las operaciones clave.

2. Disear un bus de datos que sea ptimo para las operaciones clave. 3. Disear instrucciones que realicen las operaciones clave utilizando el bus de datos. 4. Agregar nuevas instrucciones slo si no hacen ms lenta a la mquina. 5. Repetir este proceso para otros recursos. El primer punto se refiere a que el diseador deber encontrar qu es lo que hacen en realidad los programas que se pretenden ejecutar. Ya sea que los programas a ejecutar sean del tipo algortmicos tradicionales, o estn dirigidos a robtica o al diseo asistido por computadora. La parte medular de cualquier sistema es la que contiene los registros, el ALU y los 'buses' que los conectan. Se debe optimar este circuito para el lenguaje o aplicacin en cuestin. El tiempo requerido, (denominado tiempo del ciclo del bus de datos) para extraer los operandos de sus registros, mover los datos a travs del ALU y almacenar el resultado de nuevo en un registro, deber hacerse en el tiempo mas corto posible. El siguiente punto a cubrir es disear instrucciones de mquina que hagan un buen uso del bus de datos. Por lo general se necesitan solo unas cuantas instrucciones y modos de direccionamiento; slo se deben colocar instrucciones adicionales si sern usadas con frecuencia y no reducen el desempeo de las ms importantes. Siempre que aparezca una nueva y atractiva caracterstica, deber analizarse y ver la forma en que se afecta al ciclo de bus. Si se incrementa el tiempo del ciclo, probablemente no vale la pena tenerla. Por ltimo, el proceso anterior debe repetirse para otros recursos dentro del sistema, tales como memoria cache, administracin de memoria, coprocesadores de punto flotante, etctera. Una vez planteadas las caractersticas principales de la arquitectura RISC as como la filosofa de su diseo, podramos extender el anlisis y estudio de cada

una de las caractersticas importantes de las arqutecturas RISC y las implicaciones que estas tienen. Barricadas del RISC A pesar de las ventajas del proceso basado RISC, las virutas del RISC asumieron el control una dcada para ganar un equilibrio en el mundo comercial. Esto era en gran parte debido a una carencia del software support. Aunque la lnea del

Macintosh de la energa de Apple ofreci virutas RISC-basadas y Windows compatible, NT era RISC 3.1 y Windows

Windows 95 fueron diseados con los procesadores de CISC en mente. Muchas compaas eran poco dispuestas tomar una ocasin con la tecnologa del RISC que emerga. Sin inters comercial, los reveladores del procesador no podan fabricar virutas del RISC en bastante grandes volmenes para hacer su precio competitivo. Otro revs importante era la presencia de Intel. Aunque sus virutas de CISC llegaban a ser cada vez ms poco manejables y difciles de convertirse, Intel tena los recursos a arar con el desarrollo y para producir procesadores de gran alcance. Aunque las virutas del RISC pudieron sobrepasar los esfuerzos de Intel en reas especficas, las diferencias no eran bastante grandes persuadir a compradores cambiar tecnologas. Qu estrategia propone RISC para ayudar a los Lenguajes de alto nivel? Mientras se desarrollaban los procesadores CISC, se realizaron estudios detallados sobre las caractersticas de la ejecucin de las instrucciones generadas por los lenguajes de alto nivel. La mayora de ellos fueron realizados por David A.Patterson y Tanenbaum. Los aspectos ms relevantes de sus estudios se
5

centraron en: determinar que instrucciones son las que realmente ejecuta la CPU, el tipo de operandos y su interaccin con la memoria y el secuenciamiento de las instrucciones. As mismo, es muy importante darse cuenta de que realmente es un compilador el que genera el cdigo mquina y no el programador. Como consecuencia, la filosofa RISC est muy encauzada a ayudar al diseo de compiladores optimizadores.

VENTAJAS DE LA ARQUITECTURA RISC instrucciones complejas ralentizar el procesamiento. instrucciones simples ejecutados a altas velocidades. 20% de las instrucciones de hacer un 80% de los trabajos. Optimizar los 20 utilizados con frecuencia las instrucciones de la mayora. Otras instrucciones realizadas por la combinacin de los bsicos.

La estrategia del RISC tambin trae algunas ventajas muy importantes. Porque cada instruccin requiere solamente un ciclo de reloj ejecutarse, el programa entero se ejecutar en aproximadamente la misma cantidad de tiempo que el comando del multiciclo MULT. Este el RISC instrucciones reducidas requiere menos transistores del espacio del hardware que las instrucciones complejas, saliendo de ms sitio para los registros de fines generales. Porque todas las instrucciones se ejecutan en una cantidad de tiempo uniforme (es decir un reloj), el canalizar es posible. La separacin de las instrucciones de la CARGA y del ALMACN reduce realmente la cantidad de trabajo que la computadora debe realizar. Despus del CISC-estilo MULT se ejecuta un comando, el procesador borra automticamente los registros. Si uno de los operandos necesita ser utilizado para otro cmputo, el procesador debe recargar los datos del banco de memoria en un registro. En el RISC, seguir habiendo el operando en el registro hasta que otro valor se carga en su lugar.

LAS DESVENTAJAS DE LA ARQUITECTURA RISC Ms difcil de programar. RISC Vs CISC Es que los procesadores CISCx86 corren a DOS, Windows 3.1 y Windows 95 en el modo nativo; es decir, sin la traduccin de software que disminuya el desempeo. Pero CISC y RISC tambin reflejan dos filosofas de computacin rivales. El procesamiento de RISC requiere breves instrucciones de software de la misma longitud, que son fciles de procesar rpidamente y en tandm por un

CPU. En contraste, un procesador de CISC tiene que procesar instrucciones ms largas de longitud desigual. Es ms difcil procesar mltiples instrucciones de CISC a la vez. Los que proponen RISC mantienen que su mtodo de procesamiento es ms eficiente y ms escalable, por lo que los arquitectos pueden aadir unidades de ejecucin ms fcilmente a un diseo existente y aumentar el rendimiento (las
4

unidades de ejecucin son los circuitos dentro del chip que hacen gran parte del trabajo). Similarmente, RISC facilita el multiprocesamiento verdadero, donde varios CPUs trabajan simtricamente mientras dividen, ejecutan y ensamblan una cadena de instruccin; los chips CISC pueden hacer lo mismo, pero no son tan efectivos. La simplicidad de las instrucciones de RISC tambin significa que requieren menos lgica para ejecutar, reduciendo el costo del chip. Pocos en el campo del CISC discuten estos hechos, prefiriendo apuntar a la realidad. Todo el debate de CISC/RISC puede ser irrelevante pronto debido a que nuevas tcnicas estn convergiendo. El Pentium Pro, el Nx586 y el K5 son bsicamente procesadores RISC en su ncleo. Toman las instrucciones de CISC y las traducen a instrucciones estilo RISC. Para la generacin que sigue al Pentium Pro, Intel y Hewlett-Packard estn colaborando en un CPU hbrido que pueda aceptar instrucciones RISC y CISC. Si ese chip crea un estndar, puede acelerar el cambio hacia el software optimizado para RISC. Un mundo de RISC significara CPUs ms poderosos, y ms baratos. Cuando quiera mejorar, simplemente puede aadir otro CPU en lugar de desprenderse de su viejo CPU. RISC O CICS?

El conflicto surge al evaluar las ventajas netas qu es ms apropiado, usar muchas instrucciones de un solo ciclo aprovechadas al mximo, o pocas de mltiples pasos de reloj en las que existe infrautilizacin? La cuestin, es que hasta el momento, el estudio de prestaciones de ambas tecnologas, nos ha llevado a concluir que hoy en da los RISC obtienen mas prestaciones, es decir, son ms potentes y rpidos que los CISC. Sin embargo, el mercado se ha decantado por la tecnologa CISC en cuanto a volumen de ventas. Por qu ?

1.- Por experiencia, se puede comprobar que un CISC tiene un coste "razonable", que es alcanzado a nivel de usuario. Esto mismo, no ocurre con los RISC, que por el contrario tienen un coste elevado, por esto mismo esta tecnologa ha sido enfocada a ventas a nivel de empresa y equipos de gama alta. 2.- La utilidad que se le d a la maquina es muy importante, ya que el usuario debe de encontrar un nivel optimo en cuanto a calidad - precio. Y por qu pagar ms si realmente no se le va a sacar partido al cien por cien. 3.- El software utilizado es otro de los factores importantes, dado que un RISC no
4

utiliza el mismo software que un CISC. Estos ltimos, por lo general tienen un software ms asequible. 4.- Dada la compatibilidad hacia atrs de la familia CISC x86, los usuarios han podido renovar sus equipos sin por ello tener que abandonar software que ya conocan, y reutilizar sus datos. As mismo, los fabricantes han tenido en cuenta este factor, puesto que seguir con otra lnea de procesadores supona no solo un cambio muy radical, sino que adems poda llevar un riesgo en cuanto a ventas. Estos son algunos de los motivos. Sin embargo, tambin hay que tener en cuenta el conflicto de intereses de algunos fabricantes, as como la opinin de distintas revistas, algunas de ellas asociadas a diferentes marcas. RISC FRENTE A CISC

Existen varios mitos que contraponen las ventajas de la tecnologa RISC frente a la CISC, que es importante descalificar:
a. Los procesadores RISC ofrecen peor soporte para los lenguajes de alto

nivel o HLL (High Level Language) que lo CISC. Esta creencia se argumenta en que un conjunto de instrucciones de "alto nivel" (CISC) es mejor soporte para lenguajes de alto nivel. Sin embargo, la caracterstica fundamental de los lenguajes de alto nivel, implica que el programador slo

interacciona con el ordenador a travs del propio lenguaje de alto nivel (programacin, depuracin, mensajes del sistema, etc.), por lo que todos los problemas a "bajo nivel", deben de ser transparentes y desconocidos para el. Por ello, son de nulas consecuencias para el programador y los lenguajes de alto nivel, como se implementan las funciones, en funcin del tipo de CPU. b. Es ms complicado escribir compiladores RISC que CISC. Dado que los procesadores CISC tienen un mayor nmero de instrucciones y modos de direccionamiento, existen por tanto ms formas de hacer la misma tarea, lo que puede confundir tanto al compilador como al que lo escribe. Por ello, subjetivamente es posible escoger una forma de hacerlo poco adecuada, por el tipo de instrucciones o por el tiempo de ejecucin que requieren. En cambio, en un procesador RISC, hay menos opciones, por lo que el compilador es ms simple, aunque se genere, habitualmente, un 20-30% ms cdigo; a cambio, se consigue un incremento de la velocidad de hasta un 500%. c. Un programa es ms rpido cuanto ms pequeo. La velocidad a la que un programa puede ser ejecutado no depende en absoluto de su tamao, sino del tiempo de ejecucin de cada una de sus instrucciones. Dado que las instrucciones RISC son ms rpidas, y admiten mejor los pipelines, puede haber mayor paralelismo y simultaneidad en la ejecucin de pequeas secciones de cdigo. Dichas secciones de cdigo pueden ser ejecutadas en una fraccin del tiempo que requiere una sola instruccin CISC.

PREGUNTAS ADICIONALES Qu arquitectura ayuda ms a los lenguajes de alto nivel RISC o CISC, y como pretenden hacerlo principalmente?

RISC propone un modelo sencillo pero eficaz, basado en el uso de pocas instrucciones muy eficientes y con un nivel alto de utilizacin. En cambio CISC quiere abarcar todas posibles instrucciones que simplifiquen el cdigo (sobre todo en tamao), y acercar los lenguajes de bajo nivel a los de alto nivel. No hay uno mejor que otro, cada uno es ms apropiado en determinadas circunstancias. Aunque s es cierto que RISC est mejor preparado para soportar lenguajes de alto nivel.

En qu se basa y qu ventajas tiene una arquitectura load/store?

Una arquitectura load/store realiza la operaciones del siguiente modo: primero carga todos los operandos mediante un load en unos registros, luego los opera entre s, finalmente almacena el resultado en la direccin de destino especificada mediante un store. . La principal ventaja viene dada por la velocidad de trnsito de datos entre los registros, que permite realizar todas las operaciones entre registros internos del procesador. Adems, simplifica la labor al compilador, ya que no tiene que precisar en cada momento que modo de direccionamiento es ms conveniente para un conjunto de operaciones dado.

CONCLUSIN Cada arquitectura tiene sus ventajas y desventaja, es tanto as que hoy en da existen los llamados microprocesadores hbridos los cuales emplean lo mejor de cada uno de estos tipos de arquitectura, por consiguiente no seria valido

pensar que una es mejor o peor con respecto a la otra, la diferencias bsica radica en que una permite un gran numero de instrucciones permitiendo operaciones muy complejas pero por consiguiente resulta mas lenta, mientras la otra realiza o ejecuta instrucciones mas cortas pero en un periodo de tiempo menor, tambin otra caracterstica importante son los registros ya que la arquitectura cisc esta condicionada a registros de usos dedicados mientras la arquitectura risc posee varios tipos de registros Las opciones RISC y CISC se deben entender como arquitecturas complementarias y no como rivales. Los diseos RISC pueden sacar provecho de caractersticas CISC, como por ejemplo aadir una cach dedicada exclusivamente a instrucciones. Por su parte, los CISC pueden adquirir caractersticas RISC, como implementar slo aquellas instrucciones que son usadas con mayor frecuencia y dejar de lado otras tan complejas como intiles. Ejemplos de arquitectura hbridas son el PowerPC (basado en RISC, pero con caractersticas CISC) y el Pentium (basado mayoritariamente en CISC). Las arquitecturas RISC son ms recomendables para aquellas aplicaciones que necesiten una importante capacidad de clculo, mientras que las CISC ofrecen grandes posibilidades dentro del sector industrial. Sin embargo, las arquitecturas RISC estn desplazando a las CISC en la mayora de las reas de aplicacin. Esto es debido a que el deseo por mantener la compatibilidad entre distintas versiones le privan de una mayor capacidad de innovacin. De hecho, la aparicin de arquitecturas CISC que incorporan caractersticas RISC est motivada por el deseo de ofrecer nuevas soluciones. BIBLIOGRAFIA

http://www.consulintel.es/html/Tutoriales/Articulos/risc.html http://cisc-vs-risc.blogspot.com/ http://oyesacra.blogspot.com/2009/06/ahora-en-ring-risc-vs-cisc.html http://es.scribd.com/doc/55398047/Arquitectura-CISC

5

http://www.depaginas.com.ar/monografiasde-Arquitectura-demicroprocesadores-RISC-y-CISC http://es.scribd.com/doc/55398047/Arquitectura-CISC