Preparado por: Mtro.

Jorge Eduardo Aguilar Rosas Agosto de 2010

Multiplicadores y comparadores binarios, decodificadores, codificadores, y multiplexores

A continuacin se presentan aplicaciones tpicas de circuitos combinatorios de mediana escala (MSI), que incluyen multiplicadores, comparadores, decodificadores, codificadores y multiplexores. El objetivo es entender la lgica en el diseo de este tipo de aplicaciones, para lo cual se recurrir al anlisis bsico de cada una de las operaciones. 7.1 Multiplicadores binarios La operacin aritmtica de multiplicacin en cualquier sistema numrico requiere del producto dgito a dgito y luego de la suma de cantidades. Hasta el momento hemos visto el procedimiento para realizar la suma de nmeros binarios y decimales en cdigo BCD. Analizaremos la operacin de multiplicacin con ejemplos bsicos en binario, hasta llegar al producto de binarios de cuatro bits. 7.1.1 Multiplicador de un bit

Si las cantidades a multiplicar constan de un bit, el resultado esperado es de un bit, y su representacin corresponde a una compuerta AND. En la Tabla I se muestra la tabla de verdad del multiplicador, el que se incluyen dos variables de entrada a0 y b0, y la variable de salida P0. El diagrama del circuito multiplicador se muestra en la figura 1. Entradas a0 b0 0 0 0 1 1 0 1 1
a0 b0

Salida P0 0 0 0 1
P0

Tabla I. Tabla de verdad de multiplicador de un bit.

Figura 1. Circuito lgico de semisumador.

7.1.2

Multiplicador de dos bits

Si las cantidades a multiplicar son dos cantidades de dos bits, a1a0 por b1b0, se toman en cuenta el producto de bit por bit, con lo que se generan cuatro trminos, para realizar la suma, como se indica a continuacin. C2 a1b1 P2 a1 b1 a1b0 a0b1 P1 a0 b0 a0b0 P0 = a0b0

C3 + C3

La salida P0 es directamente a0b0; mientras que P1 es la salida de un semisumador con entradas a1b0 y a0b1, con salida P1 y acarreo C2; y finalmente, un semisumador con entradas C2 y a1b1, con

Preparado por: Mtro. Jorge Eduardo Aguilar Rosas Agosto de 2010

salida P2 y acarreo C3, de tal manera que el resultado queda expresado por los cuatro bits C3P2P1P0. En la figura 2 se muestra el esquema del multiplicador con las caractersticas mencionadas.
a1 a0 b1 b0

C2

SS1

SS2

C3

P2

P1

P0

Figura 2. Esquema de multiplicador binario de dos bits.

7.1.3

Multiplicador de cuatro bits

Consideremos que tenemos el producto de dos cantidades de cuatro bits cada una, a3a2a1a0 y b3b2b1b0. Se considera el producto de cada bit de b con cada bit de a, y luego se realiza la suma de las cuatro lneas resultantes. a3b2 a2b2 P5 a3b1 a2b2 a1b3 P4 a3 b3 a3b0 a2b1 a1b2 a0b2 P3 a2 b2 a2b0 a1b1 a0b2 P2 a1 b1 a1b0 a0b1 a0 b0 a0b0

Suma Salida

+ C3

a3b3 P6

P1

P0

La suma se puede hacer por partes, sumando las primeras dos lneas, luego la tercera y finalmente la cuarta utilizando sumadores binarios de cuatro bits, como se indica a continuacin. El resultado es un nmero binario de siete bits C3P6P5P4P3P2P1P0. El esquema del circuito combinatorio se muestra en la figura 3. Suma Suma Suma Salida C3 + C3 C2 + C2 a3b3 P6 C1 + C1 a3b2 S23 a2b2 P5 a3b1 S13 a2b2 S22 a1b3 P4 a3 b3 a3b0 a2b1 S12 a1b2 S21 a0b2 P3 a2 b2 a2b0 a1b1 S11 a0b2 a1 b1 a1b0 a0b1 a0 b0 a0b0

P2

P1

P0

Preparado por: Mtro. Jorge Eduardo Aguilar Rosas Agosto de 2010

a3 a2 a1 a0

b3 b2 b1 b0

C0 = 0 C1 Sumador binario de 4 bits

C2

Sumador binario de 4 bits

Sumador binario de 4 bits

C3

P6

P5

P4

P3

P2

P1

P0

Figura 3. Esquema de multiplicador binario de cuatro bits.

7.2 Comparadores binarios Otra de las operaciones a analizar es la de comparacin de dos cantidades binarias para determinar si son iguales o cul es mayor. Comenzaremos el anlisis con la comparacin de cantidades de un bit, luego de dos bits para entender la lgica en el diseo de los circuitos combinatorios comparadores binarios. 7.2.1 Comparador de un bit

Al comparar dos cantidades de un bit, a y b, los resultados esperados son a > b, a = b o a < b, que podemos interpretar como tres funciones de salida, f2, f1, f0, en la tabla de verdad. a 0 0 1 1 Las funciones booleanas resultantes, son: b 0 1 0 1 f2 0 0 1 0 f1 1 0 0 1 f0 0 1 0 0

Tabla I. Tabla de verdad de un comparador con tres salidas.

f2 = ab ,

f1 = ab + ab = ab + ab , f0 = ab

Aun cuando la funcin para f1 se puede representar como una compuerta XOR invertida, conviene dejarla como la inversin de la suma de los dos trminos que corresponden a las otras dos funciones. En la figura 4 se muestra el diagrama del circuito combinatorio que realiza la comparacin de los dos bits.
a0 f2 f1 b0 f0

Figura 4. Circuito combinatorio comparador de un bit.

Preparado por: Mtro. Jorge Eduardo Aguilar Rosas Agosto de 2010

7.2.2

Comparador de dos bits

Al comparar dos cantidades de dos bits, A = a1a0 y B = b1b0, los resultados esperados son A > B, A = B o A < B, que podemos interpretar como tres funciones de salida, f2, f1, f0, pero que desglosaremos de la siguiente forma, al realizar la comparacin de bit con bit de A y B: f2: A > B. Se presenta si a1 > b1, o si a1 = b1 y a0 > b0. f1: A = B. Se presenta si a1 = b1 y a0 = b0. f0: A < B. Se presenta si a1 < b1, o si a1 = b1 y a0 < b0. Las operaciones anteriores las podemos desarrollar a partir de dos comparadores de un bit para determinar las funciones booleanas correspondientes, con las definiciones:

e1 = a1b1 + a1b1 = a1b1 + a1b1 , e 0 = a 0b 0 + a 0 b 0 = a 0 b 0 + a 0b 0

Entonces tenemos las funciones booleanas:

f2 = a1b1 + e1a 0 b 0 ,

f1 = e1e 0 ,

f0 = a1b1 + e1a 0b 0

En la figura 5 se muestra la implementacin del circuito combinatorio comparador de dos bits.

a1 f2

b1 f1 a0

b0

f0

Figura 5. Circuito combinatorio comparador de dos bits.

Utilizando la misma lgica se puede disear comparadores binarios de una mayor cantidad de bits. 7.3 Decodificadores binarios En los sistemas digitales las unidades de informacin corresponden a cdigos binarios. Por ejemplo, una cantidad binaria de 2 bits tiene cuatro posibles combinaciones. Un circuito n combinatorio decodificador convierte la informacin binaria de n bits a un mximo de 2 combinaciones posibles. Una de las aplicaciones es para decodificador cdigos binarios como el BCD a siete segmentos. 7.3.1 Decodificador de dos bits

Para decodificar la informacin de una cantidad binaria de dos bits, a1 y a0, se tiene cuatro salidas que corresponden a los minitrminos, como se indica en la tabla de verdad con salidas en ALTA. a1 0 0 1 1 a0 0 1 0 1 f3 1 0 0 0 f2 0 1 0 0 f1 0 0 1 0 f0 0 0 0 1

Tabla II. Tabla de verdad de un decodificador con cuatro salidas.

Las funciones booleanas son los minitrminos, por lo que el circuito requiere de compuertas NOT y AND para su implementacin.

Preparado por: Mtro. Jorge Eduardo Aguilar Rosas Agosto de 2010

f3 a1 a0 f2 f1 f0

Figura 6. Circuito combinatorio decodificador de dos bits.

Una variante de este circuito es que las salidas activen en BAJA, por lo que las compuertas a la salida van invertidas, es decir compuertas NAND. Adicionalmente se puede tener un bit de entrada E que controla al decodificador, de tal manera que si E = 0 se habilita al decodificador y si E = 1 lo deshabilita, por lo que el circuito combinatorio queda como se indica en la figura 7.
f3 a1 a0 f2 f1 f0

Figura 7. Circuito combinatorio decodificador de dos bits con compuertas NAND y bit habilitador.

Un decodificador de 3 bits genera 8 salidas, por lo que puede servir como un decodificador de binario a octal. Con dos decodificadores de 3 bits de entrada y bit controlador, con 8 salidas, se puede construir un decodificador de 4 bits con 16 salidas. Para entender la lgica de la construccin, consideremos la tabla de cuatro entradas. a3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Entradas a2 a1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 a0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Tabla III. Tabla de cuatro entradas.

Tomando la entrada a3 como el bit de habilitacin de los decodificadores de 3 en 8, tenemos que los primeros ocho casos, en donde a3 = 0, se presentan las salidas d8 a d15, por lo que el bit de

Preparado por: Mtro. Jorge Eduardo Aguilar Rosas Agosto de 2010

habilitacin a3 debe entrar directo; mientras que cuando a3 = 1, se tienen las salidas d0 a d7, por lo que el bit de habilitacin a3 debe entrar invertido, como se indica en la figura 8.
a3 a2 a1 a0 d15 Decodificador de 3 en 8, con E
. . .

d8

Decodificador de 3 en 8, con E

d7
. . .

d0

Figura 8. Diagrama de un decodificador de 4 bits con 16 salidas.

7.3.2

Circuitos con decodificadores

Los circuitos combinatorios tienen funciones booleanas que se pueden escribir directamente n mediante la suma de minitrminos, y un decodificador de n entradas tiene 2 salidas que corresponden a los minitrminos, entonces se puede implementar un circuito combinatorio con decodificadores y compuertas OR. Por ejemplo, si tomamos la tabla de verdad de un sumador completo, podemos escribir las funciones booleanas de la suma mediante minitrminos, como:

S i = a i b iCi + a ib i Ci + a i b i Ci + a ib iCi = m1 + m2 + m4 + m7
y para el acarreo:

Ci +1 = a ib iCi + a ib iCi + a ib i Ci + a ib iCi = m3 + m5 + m6 + m7

Entradas ai bi Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Salidas Ci+1 Si 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1

Tabla IV. Tabla de verdad de sumador completo.

En la figura se muestra la implementacin del sumador completo utilizando un decodificador de 3 en 8, y dos compuertas OR.
Decodificador 0 de 3 en 8, 1 2 22 con E 3 1 2 4 0 2 5
6 7

ai bi Ci+1

Si

Ci

Figura 9. Diagrama de un sumador completo utilizando un decodificador de 3 en 8.

Preparado por: Mtro. Jorge Eduardo Aguilar Rosas Agosto de 2010

7.4 Codificadores binarios Un codificador binario es un circuito que realiza la operacin contraria a la de un decodificador, n pasando 2 entradas posibles a n salidas binarias. La forma de implementar un codificador no es tan directa, por lo que conviene analizar con detalle algunos casos sencillos para ver como opera. 7.4.1 Codificador de 4 en 2 bits

La tabla de verdad de un codificador de 4 en 2 muestra los casos en los que se quiere tener la salida especfica, los otros 12 casos tiene salida prohibida. d3 0 0 0 1 Entradas d2 d1 0 0 0 1 1 0 0 0 d0 1 0 0 0 Salidas a1 a0 0 0 0 1 1 0 1 1

Tabla V. Tabla de verdad de un codificador de 4 en 2.

El codificador se puede implementar mediante el uso de compuertas OR, con las funciones booleanas:

a1 = d3 + d2 ,

a 0 = d3 + d1

La primera dificultad se presenta porque en las funciones no aparece d0, por lo que si su valor es 0 (caso prohibido), o 1, se tendr la salida a1a0 = 00. Una forma de solucionar esta situacin es agregar un bit verificador V, para identificar la presencia del caso prohibido. La segunda situacin se presenta con los otros 11 casos prohibidos, por ejemplo si la entrada es d3d2d1d0 = 0110, se presenta la salida a1a0 = 11, que corresponde al caso permitido con entrada d3d2d1d0 = 1000. Una forma de solucionar esta situacin es estableciendo una prioridad en las entradas. Modificando la tabla de verdad para incluir estos dos aspectos: bit verificador y prioridad en las entradas desde el bit d3 hasta el d0, se generan las funciones booleanas:

a1 = d3 + d2 ,

a 0 = d3 + d2 d1 ,
Entradas d3 d2 d1 0 0 0 0 0 0 0 0 1 0 1 ? 1 ? ?

V = d3 + d2 + d1 + d0

Salidas d0 a1 a0 V 0 0 1 0 0 1 ? 0 1 1 ? 1 0 1 ? 1 1 1

Tabla V. Tabla de verdad de un codificador de 4 en 2.

As cuando el bit verificador es igual a 0, no se toma en cuenta la salida. En la figura 10 se muestra el circuito combinatorio del codificador de 2 en 4 con verificador.
d3 d2 d1 d0 a1 a0 V

Figura 10. Circuito combinatorio de un codificador de 4 en 2 con verificador.

Preparado por: Mtro. Jorge Eduardo Aguilar Rosas Agosto de 2010

7.5 Multiplexores Un multiplexor es un circuito combinatorio que selecciona informacin binaria de muchas lneas de entrada y la enva a una sola lnea de salida. La operacin se realiza controlando la seleccin de la n lnea de entrada. De 2 lneas de entrada se tienen n lneas de seleccin con combinaciones que indican cul es la entrada seleccionada. 7.5.1 Multiplexor de 2 a 1

Si se tienen dos entradas de datos y una salida, el multiplexor selecciona cul de las dos entradas es la que saldr. En este caso se requiere de un bit seleccionador S para las entradas. Si S = 1, pasa la entrada de datos I1, y si S = 0, pasa la entrada de datos I0. El circuito combinatorio queda implementado mediante compuertas AND y una OR, como se ilustra en la figura 11.
I1 Y I0 S I0 S I1 MUX Y

Figura 11. Circuito combinatorio de un multiplexor de 2 en 1, y su diagrama de bloque.

7.5.2

Multiplexor de 4 a 1

Si se tienen cuatro entradas de datos y una salida, el multiplexor selecciona cul de las cuatro entradas es la que saldr. En este caso se requiere de dos bits seleccionadores S1 y S0 para las entradas. En al tabla VI se muestra la forma en que los selectores darn salida a cada una de las entradas de datos. El circuito combinatorio queda implementado como se ilustra en la figura 12. Selectores Salida S1 S0 0 0 I0 0 1 I1 1 0 I2 1 1 I3
Tabla V. Tabla de selectores y salidas de un multiplexor de 4 en 1.
I3 I2 Y I1 I0 S1 S0

Figura 12. Circuito combinatorio de un multiplexor de 4 en 1.

Tres posibles modificaciones al circuito anterior son: La inclusin de un bit habilitador E, que con E = 0, habilita, y con E = 1, deshabilita; La sustitucin de la compuerta de salida OR y las AND, por compuertas NAND; y, La inversin de los selectores entrada.

Preparado por: Mtro. Jorge Eduardo Aguilar Rosas Agosto de 2010

I3 I2 Y I1 I0 S1 S0 E

Figura 13. Circuito combinatorio de un multiplexor de 4 en 1, con bit habilitador, compuertas NAND y selectores invertidos.

7.5.3

Circuitos con multiplexores

El uso de multiplexores para implementar circuitos combinatorios es similar a lo que se hace con un circuito decodificador. Para una funcin booleana con n variables, se utiliza un multiplexor de n 1 selectores, a los que se asigna las primeras n 1 variables de entrada. Por ejemplo, consideremos la tabla de verdad de un sumador completo, en donde se tiene dos salidas. Asociamos ai con S1, bi con S0, y a Ci, junto con los valores 0 y 1 para construir las salidas I3, I2, I1, I0, para la suma Si, mientras que las salidas I7, I6, I5, I4, para el acarreo de salida Ci+1. Es decir que se requiere de un multiplexor de dos bloques de 4 en 1, con dos selectores. Entradas ai bi Ci S1 S0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
1 I7 I6 I5 I4 Ci+1
Multiplexor de 2 bloques de 4 en 1, con 2 selectores

Salidas Ci+1 Y1 0 0 0 1 0 1 1 1 I4 = 0 I5 = Ci I6 = Ci I7 = 1 0 1 1 0 1 0 0 1 Si Y0 I0 = Ci I1 = Ci I2 = Ci I3 = Ci

Tabla VI. Tabla de verdad de sumador completo.

1 0

I7 I6 I5 I4 I3 I2 I1 I0 S1 S0

Ci+1

I3 I2 I1 I0 S1 S0 Si Ci ai bi Si

Ci ai bi

Figura 14. Circuito combinatorio con un multiplexor de dos bloques 4 en 1, con 2 selectores.

Preparado por: Mtro. Jorge Eduardo Aguilar Rosas Agosto de 2010

Ejercicios 1. Disea un circuito comparador de cantidades de cuatro bits que tenga salida 1 si son iguales y 0 si son diferentes. 2. Disea un decodificador de 3 en 8 con entrada de habilitacin. 3. Realiza el diagrama de un decodificador de 5 a 32 utilizando cuatro decodificadores de 3 en 8 con entrada de habilitacin y un decodificador de 2 en 4. 4. Disea un decodificador de BCD a decimal. 5. Disea un multiplicador completo empleando un decodificador de 3 en 8 y compuertas OR. 6. Disea un codificador de 4 en 2 con prioridad y bit verificador. Considera la prioridad del bit menos significativo (LSB) al bit ms significativo (MSB). 7. Disea un codificador de octal a binario con prioridad y bit verificador. Considera la prioridad del bit ms significativo (MSB) al menos significativo (LSB). 8. Disea un codificador de decimal a BCD con prioridad y bit verificador. Considera la prioridad del bit ms significativo (MSB) al menos significativo (LSB). 9. Investigar las caractersticas de los circuitos integrados 74LS00 y 74LS10.

10