Diferentemente do que muitas pessoas imaginam, a unidade central de processamento (CPU) o 'crebro' do computador.

. a funo da CPU executar programas armazenados na memria buscando as instrues, examinando e executando-as uma aps a outra. A CPU composta por vrias pores, so elas: Unidade de controle, Unidade lgica e aritmtica e registradores. esses componentes da CPU so conectados entre si por barramentos. Barramentos podem ser entendidos como linhas de comunicao que permitem a interligao entre dispositivos internos ou externos. A Unidade de controle responsvel por buscar as instrues na memria e determinar o seu tipo e pode ser pensada como uma mquina de estados finitos. A unidade lgica e aritmtica responsvel por executar operaes como adio, e AND booleano, entre outras, para executar as instrues. Os registradores presente na CPU so memrias pequenas e de alta velocidade para armazenar resultados temporrios e controle de informaes. Existem vrios tipos de registradores de uso geral ou especfico. O mais importante deles o contador do programa (PC - Program Counter). Este contador indica a prxima instruo a ser buscada para execuo. Outro de grande importncia o Registrador de instruo (Instruction Register), que contm a instruo executada no momento em questo. A sequncia de eventos ao longo de um ciclo de instruo da sequinte forma: 1) Trazer a prxima instruo da memria para o registrador; 2) Alterar o contador de programa para indicar a prxima instruo; 3) Determinar o tipo de instruo trazida; 4) Se a instruo utilizar uma palavra na memria, determinar onde esta palavra est; 5) Trazer a palavra para dentro de um registrador na CPU, se precisar; 6) Executar a instruo; 7) Armazenar o resultado e voltar para a etapa 1 para iniciar a execuo da instruo seguinte. RISC Vs CISC Reduced Instruction Set Computer ou Computador com Conjunto Reduzido de Instrues (RISC) uma arquitetura de computadores que possui um pequeno nmero de instrues simples. Entre os processadores conhecidos que utilizam-se de arquitetura RISC incluem DEC Alpha, AMD 29k, ARC, ARM, Atmel AVR, MIPS, PA-RISC, Power (incluindo PowerPC), SuperH, e SPARC. Complex Instruction Set Computer ou Computador com Conjunto de Instrues Complexo (CISC) uma arquitetura de computadores que uma nica instruo pode executar vrias operaes de baixo nvel (como carregar da memria, operaes aritmticas e guardar em memria). O termo foi criado em contraste ao RISC. Muitos estudiosos afirmaram que mesmo que uma instruo RISC precisasse de 4 ou 5 instrues para fazer o que uma instruo CISC fazia com apenas uma, a arquitetura RISC ainda levaria vantagem por ser mais rpida. Porm diferente do que se imagina, os processadores modernos so mais CISC que RISC, pois contem um ncleo RISC que

executa as instrues mais simples em um nico ciclo de caminho de dados, enquanto interpreta as instrues mais complicadas no modo CISC tradicional. Pipelining (Paralelismo) A ideia principal do pipelining trabalhar as diversas etapas do ciclo de instruo de forma paralela (contrariamente forma serial executada antigamente) de forma a aumentar o desempenho da CPU.

FPRIVATE "TYPE=PICT;ALT=" A figura acima mostra um pipelining de 5 estgios. O estgio "S1" realiza a busca da instruo na memria e a coloca em um buffer at que ela seja necessria. O estgio "S2" decodifica a instruo, determina o seu tipo e de quais operandos ela necessita. O estgio "S3" localiza e busca os operandos, seja nos registradores, seja na memria. O estgio "S4" realiza o trabalho de executar a instruo. Finalmente o estgio "S5" escreve o resultado de volta no registrador adequado. Na figura pode-se perceber que h realmente um paralelismo das etapas do ciclo de instruo. No tempo 1 apenas o estgio "S1" feito na instruo 1, porm a partir do tempo 5 quando a instruo 1 est no estgio "S5" h simultaneamente a instruo 2, 3, 4 e 5 sendo trabalhadas em alguma etapa do ciclo de instruo. No entanto podem existir conflitos de acesso memria por parte dos estgios e nem todas as instrues possuem todos esses estgios, somado a isso a existncia de instrues de desvio pode tornar a tcnica de pipelining menos trivial. Para contornar esses problemas existem tcnicas como