EVALUACIN DE SUMADORES BINARIOS DE ACARREO PROPAGADO (CPA) Y DE ACARREO ADELANTADO (CLA).

Universidad Autnoma de Occidente, Facultad de Ingeniera, Electronica Digital.

Abstract: En este informe se analizar el funcionamiento, y respuesta temporal de sistemas digitales. Estudiando el retardo en las compuertas lgicas adems de entender la importancia de implementar una lgica adecuada en costo y tiempo de procesamiento.

Keywords: Compuerta lgica, retardo, operadores lgicos, acarreo.

1.

INTRODUCCIN

2.MARCO TEORICO

Las compuertas lgicas son dispositivos que operan con aquellos estados lgicos mencionados en la pgina anterior y funcionan igual que una calculadora, de un lado ingresas los datos, sta realiza una operacin, y finalmente, te muestra el resultado.

Retardo en los circuitos.

Es importante conocer el tiempo de respuesta de un circuito digital, porque de el se deriva la frecuencia a la cual puede trabajar. La velocidad o mxima frecuencia de un sistema digital, ser determinada por el retardo de los circuitos. Lo que hace de esta caracterstica una herramienta importantsima a la hora de disear circuitos digitales.

Figura 1. Proceso de datos Durante el desarrollo de la funcin de la compuerta se presentan retardos, los cuales son la diferencia entre la seal de entrada y la seal de salida.

Retardo de Propagacion.
El retardo de compuerta, es la diferencia de tiempo entre el cambio de las seales de entrada y de salida.

Sumador Half-Adder (HA).

Entradas: A, B Salidas: S, CO Sumador de 2 bits. Realiza la suma de los 2 bits de entrada A y B y el resultado es mostrado en las salidas de S y C O de 1 bit cada una.

El acarreo en este circuito es propagado a travs de cada sumador completo. Cuando se suman dos nmeros, el acarreo inicial C0 siempre es 0 excepto en caso de substraccin con operandos complementados a 2. Con el CPA, este acarreo necesita ser transmitido de un sumador a otro haciendo el proceso bastante lento, el acarreo de salida de un CPA de n bits es 2n+2 retardos de compuerta.

Sumador Full-Adder (FA).

Entradas: A, B, Cin Salidas: S, CO Sumador de 3 bits. Realiza la suma de los 3 bits de entrada A, B, Cin y el resultado es mostrado en las salidas de S y CO de 1 bit cada una.

Sumador de Acarreo Adelantado

Descompone el carry en dos partes: acarreo propagado y acarreo generado. Generado: si las dos entradas son 1 (a.b=1) Propagado: si alguno de los dos es 1, propaga el carry de la suma anterior.

P y G no dependen del carry anterior:

Sumador de Acarreo Propagado (CPA)

Reescribimos S y C usando P and G:

C. El peor retardo de la salida 2 es de 9.6ns.

Cuestionario: A. El peor caso de retardo del carri de salida de un FA es de 6ns. D. El peor caso de retardo de la salida del carri de la segunda etapa es 9.5ns.

Tiempos de FA B. A. en todos los casos posibles la salida es de 9.6ns.

B. El peor caso de retardo de la ltima etapa en cualquier caso es de 9.5ns.

E. En un sumador CPA el retardo mximo a la salida ser de 53.5ns.

G. El peor retardo de salida de C0 en un CLA de 16B es de 22.5ns.

F.

El retardo de un CLA de 4bits ser de 26.2ns.

CONCLUCIONES Como podemos observar en el analizador de tiempo para un sumador CPA los retardos del carri son los mismos ya que estos son generados independiente mente y al mismo tiempo que sus otros bits. A la hora de disear debemos tener en cuenta las caractersticas internas del integrado para as lograr mayor eficiencia en nuestro objetivo. Si implementamos la lgica de los acarreo generado y propagado podemos optimizar el tiempo de un sumador de muchos bits ya que se puede implementar estas ecuaciones para asi adelantar los carri obtenidos en cada modulo que se va a sumar. Cada familia de compuertas lgicas tiene sus ventajas y desventajas lo que hace que en cualquier caso se pueda recurrir a la utilizacin de algn de ellas Se comprob que el CLA es mas rpido que el CPA, ya que el bit de carri nos tiene que recorrer

toda la lgica del circuito, generando as menos retardos. BIBLIOGRAFIA http://focus.ti.com/lit/ds/symlink/CD4011b.pdf Diseo de Sistemas con FPGA -Patricia Borensztejn, PDF. Gua de laboratorio, UAO 2011