15/junho/2009 1

MODELO DE TESES, DISSERTAES E MONOGRAFIAS PARA O PPGCC PUCRS

Este modelo deriva de uma compilao das regras do documento elaborado pela Biblioteca Central Irmo Jos Oto da PUCRS, e foi obtido de uma simplificao da NBR 14724 (trabalhos acadmicos), usando para a bibliografia um formato derivado daquele empregado pela IEEE.

APROVADO NA COMISSO COORDENADORA DO PPGCC EM 16/JUNHO/2009, ATA 10/09

ESTRUTURA DO TRABALHO (seguir a ordem da figura)
Anexo(s) * Apndices(*) Referncias Concluso Desenvolvimento Introduo Sumrio

Elementos pr-textuais obrigatrios

Capa Ficha Catalogrfica Termo de Apresentao Resumo em Portugus Resumo em Ingls (Abstract) Sumrio

Paginao
Lista de tabelas * Lista de figuras * Abstract Resumo Agradecimentos * Dedicatrias * Termo de Apresent . Ficha Catalogrfica Capa

Elementos Ps-textuais Elementos Textuais

Lista de smbolos * Lista de siglas *

Elementos Pr-textuais *Indica elementos opcionais

Deve-se iniciar a contagem seqencial das pginas do trabalho a partir da capa. A Ficha Catalogrfica e o Termo de Apresentao devem ser considerados na contagem de pginas. A numerao das pginas de um trabalho s colocada a partir da primeira folha de texto (Introduo). A numerao feita em algarismos arbicos, na borda superior da folha, em fonte menor que a do texto. Quando existir Apndices e/ou Anexos, as folhas devem ser numeradas de maneira contnua e sua paginao deve dar continuidade do texto principal.

ELEMENTOS PR-TEXTUAIS Capa (obrigatrio) Ficha Catalogrfica (obrigatrio)

Solicitao, por e-mail pela secretaria do curso, para catalogao da Dissertao/Tese, conforme as normas de Dados Internacionais de Catalogao na Publicao (CIP). Para isso, o aluno deve enviar secretaria um arquivo em formato PDF contendo a capa, o resumo da Dissertao/Tese e o sumrio. O nmero total de pginas e as palavras-chave devem ser informados no e-mail.

Termo de Apresentao (obrigatrio)

Quando o revisor considerar o volume apto para homologao, o mesmo entrega a verso final Secretaria, que anexa a Ficha Catalogrfica e o Termo de Apresentao de Dissertao/Tese originais. O retngulo central e as linhas com medidas

15/junho/2009
PONTIFCIA UNIVERSIDADE CATLICA DO R IO GRANDE DO SUL FACULDADE DE INFORMTICA PROGRAMA DE PS - GRADUAO EM C INC IA DA COMPUTAO

2 apenas indicam o posicionamento do Ttulo e do Nome do Autor, e no parte do texto.

QUALIDADE DE SERVIO EM REDES INTRA-CHIP

ALINE V IEIR A D E MELLO

5cm

11,5cm
Dissertao apresentada como requisito parcial obteno do grau de Mestre em Cincia da Computao na Pontifcia Universidade Catlica do Rio Grande do Sul.

Orientador Prof. Fernando Gehm Moraes : Co-Orientador Prof. Ney Calazans :

Para os elementos pr-textuais, deve-se preferencialmente usar fonte no serifada (exemplo: Arial, Helvetica), tamanho 12. Os ttulos devem ser centrados, no numerados, em maisculas e em negrito.
Porto Alegre 2009

7,7cm

9,5cm

15/junho/2009 3

Dedicatria(s) (opcional)

Agradecimentos (opcional)
AGRADECIMENTOS

Muitas pessoas contriburam para a realizao desta dissertao de mestrado e no poderia deixar de manifestar meu profundo agradecimento a todas elas . Ao CNPq (Conselho Nacional de Desenvolvimento Cientfico e Tecnolgico ) pelo apoio financeiro para a realizao deste trabalho possibilitando minha dedicao exclusiva ao mesmo . Aos funcionrios, alunos e professores do PPGCC pela convivncia , amizade e experincias compartilhadas ao longo do curso de mestrado . Aos colegas e amigos do grupo de pesquisa pelo timo ambiente de trabalho e tima convivncia que me proporcionaram durante os anos que fao parte deste grupo .

Dar menos que seu melhor sacrificar o dom que voc recebeu . (Steve Prefontaine )

Resumo em portugus (obrigatrio)

Incluir o Ttulo (fonte tamanho 14, em maisculas) Incluir Palavras Chave

Resumo em lngua estrangeira (obrigatrio)

Incluir o Ttulo em ingls (fonte 14, em maisculas) Incluir Keywords
QUALITY OF SERVICE IN NETWORKS -ON-CHIP

QUALIDADE DE SERVIO EM REDES INTRA -CHIP

ABSTRACT

RESUMO
This work has two main objectives. The first one is to evaluate the area-performance trade-off and the limitations of circuit switching and priority scheduling to meet QoS . This evaluation shows where such implementations are really suited for achieving QoS guarantees, and when more elaborate mechanisms to meet QoS are needed . The second objective is to propose the use of a rate -based scheduling to achieve QoS requirements considering the execution time state of the NoC . The evaluation of circuit

Este documento tem dois principais objetivos O primeiro avaliar o compromisso rea. desempenho e as limitaes do chaveamento por circuito e do escalonamento baseado em prioridades para prover QoS. Esta avaliao mostra quando tais implementaes so realmente apropriadas para atender requisitos de QoS , e quando mecanismos mais elaborados so necessrios. O segundo objetivo propor o uso de um escalonamento baseado em taxas para atender requisitos de QoS , considerando o estado da NoC em tempo de execuo. A avaliao do chaveamento por circuito e do escalonamento baseado em prioridades mostra que: (i) chaveamento por circuito pode garantir QoS somente para um pequeno nmero de fluxos; esta tcnica apresenta baixa escalabilidade e pode desperdiar largura de banda (ii) escalonamento baseado em ; prioridades pode apresentar comportamento melhor esforo e , em situaes de pior caso, pode conduzir a uma latncia inaceitvel para fluxos de baixa prioridade alm de , ser sujeito a jitter. Por estas limitaes, o escalonamento baseado em taxas surge com uma opo para melhorar o desempenho de fluxos QoS quando cenrios de trfego variveis so usados.

switching and priority scheduling show that: (i) circuit switching can guarantee QoS only to a small number of flows , this technique presents low scalability and can potentially waste significant bandwidth; (ii) priority-based approaches may display best-effort behavior and, in worst-case situations , may lead to unacceptable latency for low priority flows, besides being subject to jitter. In face of these limitations, rate -based scheduling arises as an option to improve the performance of QoS flows when varying traffic scenarios are used .

Keywords: Quality of Service (QoS), Network-on-Chip (NoC), circuit switching, prioritybased scheduling, rate-based scheduling.

Palavras Chave: Qualidade de Servio (QoS), rede intra-chip (NoC), chaveamento por circuito, escalonamento baseado em prioridades, escalonamento baseado em taxas.

15/junho/2009 4

Lista de Figuras e Tabelas (opcionais)

As listas devem ser apresentadas em folhas separadas, inseridas aps o Abstract. A relao de cada item deve estar de acordo com a ordem apresentada no texto, devendo incluir: palavra designativa (Figura ou Tabela), acompanhada do nmero de ocorrncia no texto (em algarismos arbicos), e seu ttulo. Duas formas de numerao so aceitas: sequencial (como na figura ao lado), ou por Captulos (Figura 1.1).

Exemplo para a lista de tabelas:

Lista de Siglas (opcional)

Ordenar alfabeticamente. Sem numerao de pgina.

Lista de Abreviaturas (opcional) Lista de Smbolos (opcional)

Ordenar alfabeticamente. Sem numerao de pgina. Por ordem de ocorrncia. Com numerao de pgina.
LISTA DE SMBOLOS

rad radiano . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Hz hertz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Pa - Pascal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . F - Farad . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . m - micrmetro . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3 5 8 .25 .80

Sumrio (obrigatrio)

A paginao deve indicar somente o nmero da primeira pgina de cada Seo. A subordinao dos itens deve ser destacada por diferenas tipogrficas, como negrito, letras maisculas, indentao ou outro meio.

15/junho/2009 5

ELEMENTOS TEXTUAIS
2. TRABALHOS RELACIONADOS

85

o o o

Correspondem ao texto propriamente dito do trabalho. Para os ttulos: preferencialmente fonte no serifada:
Ttulo de Nvel 1: Fonte 14, negrito, em maisculas Ttulo de Nvel 2: Fonte 12, negrito Ttulo de Nvel 3 e subseqentes: fonte 12, sem negrito

Cada vez mais, observa-se como tendncia a pesquisa na rea de MPSoCs [JER05] [FET06] [WOS07] [SAI07a]. Um dos catalisadores desse fenmeno refere -se s aplicaes que demandam maior poder computacional . Alm disso, o compromisso entre o custo de projeto de um MPSoC e seu potencial ganho de desempenho outro atrativo. O projeto pode beneficiar-se das tcnicas de reuso , e a tecnologia do silcio suporta a concepo de circuitos cada vez mais complexos. O conceito simples , a rea de silcio disponvel preenchida com mdulos replicados. Contudo, a realizao demanda grande esforo da comunidade cientfica na busca de melhores mtodos de projeto e infra -estruturas para suporte operacional mais eficaz . O presente Captulo apresenta propostas de organizaes para MPSoCs (Seo 2.1) encontradas na literatura . Na seqncia, a Seo 2.2 apresenta uma reviso dos trabalhos sobre mapeamento, abrangendo ambas as abordagens , esttica (Subseo 2.2.1) e dinmica (Subseo 2.2.2). Ao final de cada uma das Sees , apresenta-se consideraes sobre os trabalhos revisados , incluindo tabelas que facilitam a comparao entre os mesmos . A migrao de tarefas tambm est inclusa na discusso (Seo 2.3). 2.1. Organizaes de MPSoCs

Para o corpo do texto: preferencialmente fonte no serifada, tamanho 12. A ocupao das pginas deve ser na sua totalidade, evitando grandes pores de espao em branco. Evitar linhas vivas em ttulos de captulos e/ou sees.

Como ser apresentado abaixo, existem na literatura tanto propostas acadmicas de organizaes de MPSoCs (Subseo 2.1.1), quanto produtos baseados nesta tecnologia (Subseo 2.1.2), dentre eles [DUL05] [KIS06] [HAL06] [VAN07b] [TIL07]. 2.1.1. Propostas de MPSoCs Acadmicos Lin e outros [LIN05] apresentam um MPSoC homogneo, cuja infra -estrutura de comunicao consiste em uma NoC malha . O MPSoC proposto composto por proces -sadores e roteadores. Cada processador possui sua prpria memria local , e est conectado a um roteador da NoC. Os roteadores empregam arbitragem round -robin, chaveamento de circuitos e usam a tcnica de canais virtuais . Nos experimentos realizados , foi empregada uma NoC com dimenses 4x4. Os elementos de processamento foram substitudos por geradores aleatrios de trfego . O trabalho de Lin est focado na investigao de estratgias para mapeamento esttico de tarefas , conforme discutido adiante , na Subseo 2.2.1 que apresenta trabalhos sobre mapeamento realizado tem tempo de projeto. Woszezenki [WOS07] prope um MPSoC homogneo, e um conjunto de ferramentas que permitem a gerao do sistema , sua simulao e avaliao de resultados . O MPSoC

ELEMENTOS PS-TEXTUAIS Referncias (obrigatrio) Formato na pgina 5

112

Apndice(s) (opcional)
112

Anexo(s) (opcional)

REFERNCIAS BIBLIOGRFICAS

APNDICE A - APLICAES UTILIZADAS

[AHM04] Ahmadinia, A.; Bobda, C.; Bednara, M.; Teich, J. A New Approach for On-line Placement on Reconfigurable Devices. In: International Parallel and Distributed Processing Symposium: Reconfigurable Architectures Workshop (IPDPS-RAW). New Mexico, EUA. Abril, 2004. pp.134a-140a. [ALF08] Al Faruque, M.A.; Krist, R.; Henkel, J. ADAM: Run-time Agent-based Distributed Application Mapping for on-chip Communication. In: ACM/IEEE Design Automation Conference (DAC). CA, EUA. Julho, 2008. pp.760-765.

Neste Apndice, apresenta -se as aplicaes empregadas em cada um dos cenrios simulados , incluindo informao sobre sua fonte , sua representao conforme o modelo de aplicao adotado no presente trabalho , e ainda a sua representao conforme a modelagem da ferramenta CAFES para o caso dos Cenrios D e E.

[ARA08] Arafeh, B.; Day, K.; Touzene, A. A multilevel partitioning approach for efficient tasks allocation in heterogeneous distributed systems . Journal of Systems Architecture , Vol.54(5). Maio, 2008. pp.530-548. [BAK99] Baker, M.; Buyya, R.; Hyde, D. Cluster Computing: A High-Performance Contender. IEEE Computer, Vol.32(7). Julho, 1999. pp.79-83. [BAR07] Barcelos, D.; Brio, E.; Wagner, F. A Hybrid Memory Organization to Enhance Task Migration and Dynamic Task Allocation in NoC -based MPSoCs. In: Chip in Rio Symposium on Integrated Circuits and Systems Design (SBCCI). Rio de Janeiro, Brasil. Setembro, 2007. pp.282-287. Bazargan, K.; Kastner, R.; Sarrafzadeh , M. Fast Template Placement for Reconfigurable Computing Systems. IEEE Design & Test of Computers, Vol.17(1). Janeiro-Maro, 2000. pp.68-83. Benini, L.; De Micheli, G. Networks on chips: a new SoC paradigm. IEEE Computer Magazine, Vol.35(1). Janeiro , 2002. pp.70-78. Benini, L.; Bertozzi, D. Xpipes: A Network-on-Chip Architecture for Gigascale Systems-on-Chip. In: Design, Automation and Test in Europe (DATE). Paris, Frana. Fevereiro, 2004. pp.18-31. Bergamaschi, R.; Bhattacharya, S.; Wagner, R.; Fellenz, C.; Muhlada, M.; White, F.; Daveau, J.; Lee, W. Automating the design of SOCs using cores . IEEE Design & Test of Computers, Vol.18(5). Setembro -Outubro, 2001. pp.32-45. Bertozzi, D.; Jalabert, A; Murali, S.; Tamhankar, R.; Stergiou, S.; Benini, L.; De Micheli, G. NoC Synthesis Flow for Customized Domain Specific Multiprocessor Systems-on-Chip. IEEE Transactions on Parallel and Distributed Systems . Vol.16(2). Fevereiro, 2005. pp.113-129. Bertozzi, S.; Acquaviva, A.; Bertozzi, D.; Poggiali, A. Supporting task migration in multi-processor systems-on-chip: a feasibility study . In: Design, Automation and Test in Europe (DATE). Munich, Alemanha. Maro, 2006. pp.15-20. Brio, E.; Barcelos, D.; Wronski, F.; Wagner, F. Impact of Task Migration in NoCbased MPSoCs for Soft Real-time Applications . In: IFIP International Conference on Very Large Scale Integration of System on Chip (VLSI-SoC). Atlanta, EUA. Outubro, 2007. pp.296-299.

[BAZ00]

[BEN02] [BEN04]

[BER01]

[BER05]

[BER06]

[BRI07]

Apndices: material relacionado ao trabalho, criado pelo Autor do volume, identificados por letra (exemplo: Apndice A). Anexo: material no criado pelo Autor do volume, como uma norma tcnica ou manual de equipamento, identificados por letra (exemplo: Anexo A).

15/junho/2009 6

FORMATO PARA AS REFERNCIAS BIBLIOGRFICAS

A citao no texto deve ser no formato [xxxYY], onde 'xxx' representa as 3 primeiras letras do sobrenome do autor e 'yy' o ano da publicao. Deve obrigatoriamente ser em ordem alfabtica. Se houverem duas citaes do mesmo autor, no mesmo ano, diferenci-las por letras minsculas. Exemplo: [BEZ09a], [BEZ09b]. Formato para os autores: - o nome do autor pode ser com inicial(ais) seguida do sobrenome ou sobrenome seguido de inicial(ais). Por exemplo, "J. Ciclano" ou "Ciclano, J.". - a separao entre nomes de autores deve usar ',' (no caso do formato "J. Ciclano" ) ou ';' (no caso do formato "Ciclano, J.") terminando por '.'. Mesmo quando forem dois autores usar ',' ou ';'. opcional a utilizao de e para o ltimo autor. Para o sobrenome pode-se utilizar letras maisculas ou s a primeira letra do sobrenome maiscula. As convenes adotadas devem ser uniformes ao longo de todas as referncias.

Utilizar preferencialmente o mesmo fonte da parte textual, com o mesmo tamanho (12). No utilizar and para o ltimo autor, nem os meses das citaes de artigos em revista em ingls. Nos formatos de referncias abaixo, elementos entre chaves {} designam campos opcionais.

Referncia de Livros
[ref] <autor(es)>. "<ttulo>". {<cidade>:}<editora>, <ano>, {edio}, {volume}, < pginas>. [WOL01] W. Wolf. "Computers as components: principles of embedded computing system design". New York:Morgan Kaufmann Publishers, 2001, 662p.

Referncia de Artigos em Revistas

[ref] <autor[es]>. "<ttulo>", <revista>, vol. <volume-issue>, <ms ano>, <pginas>. [BER01] Bergamaschi, R. A.; Bhattacharya, S.; Wagner, R.; Fellenz, C.; Muhlada, M.; White, F.; Daveau, J. M.; Lee, W. R. "Automating the design of SOCs using cores". IEEE Design and Test of Computers, vol. 185, Set-Out 2001, pp. 32 -45.

Referncia de Artigos em Conferncias

[ref] <autor[es]>. "<ttulo>". In: <conferncia>, <ano>, <nmero de pginas ou pginas>. [BER00] [BER00] Bergamaschi, R. A.; Lee, W. R. "Designing systerns-on-chip using cores". In: 37th Design Automation Conference, 2000, pp. 585590. Bergamaschi, R. A.; Lee, W. R. "Designing systerns-on-chip using cores". In: 37th Design Automation Conference, 2000, 13p.

Referncia a Technical Reports, Dissertaes, Teses

[ref] <autor[es]>. "<ttulo>", <tipo>, <local>, <ano>, <pginas>. [MES01] Mesquita, D. "Contribuies para Reconfigurao Parcial, Remota e Dinmica de FPGAs", Dissertao de Mestrado, Programa de Ps-Graduao em Cincia da Computao, PUCRS, 2001, 103p.

Referncia a Home Pages

[ref] <autor[es] ou empresa>. "<ttulo>". Capturado em: <URL>, <ms ano>. [XIL01] XILINX INC. "Virtex Series Configuration Architecture http://www.xilinx.com/xapp/xapp151.pdf, Maio 2002. User Guide". Capturado em:

15/junho/2009 7

INFORMAES GERAIS DE FORMATAO

Usar papel A4 (21cm x 29,7cm), com impresso preferencialmente frente-verso. opcional todos os captulos comearem em pginas mpares. recomendvel no deixar pginas em branco entre os captulos da parte textual. Se forem deixadas folhas em branco, estas contam para a paginao, e devem ser paginadas. Todas as margens de cada pgina devem ser de 2 cm. Espaamento entre linhas: 1,5 ou menor. A numerao feita em algarismos arbicos, na borda superior da folha, em fonte menor que a do texto. Se for para impresso apenas frente, no lado direito. Se for frente-verso, pginas pares com numerao no lado esquerdo e pginas mpares com numerao no lado direito.

SIMPLIFICAES RELATIVAS NORMA ABNT: Formatao de tabelas: o PPGCC no far diferena entre tabelas e quadros. Ambos os casos podem ser considerados tabelas:
Tabela 2 Resultados para os fluxos F1 e F2, experimento III, fluxos VBR.

Figuras de Desempenho Ideal (ck) Mnima (ck) Mdia (ck) A legenda deve ser centralizada, negrito, Mxima (ck) na parte superior da tabela. Vazo Mdia (%) Latncia

Tabela 2 Resultados para os fluxos F1 e F2, experimento III, fluxos VBR.

Hermes-FP F1 F2 250,00 250,00 250,00 250,00 253,40 351,96 266,00 390,00 38,82 39,26

Formatao de figuras: o PPGCC no far diferena entre figuras e grficos. Ambos os casos podem ser considerados figuras:

A legenda deve ser centralizada, no negrito, e colocada na parte inferior da figura.

Nmero d Freqnci
Porta de Entrada
Figura 22 Interface fsica entre roteadores.

clock_rx rx lane_rx data_in credit_out