INFORME DE LABORATORIO: AMPLIFICADOR CON REALIMENTACION UNIVERSIDAD AUTONOMA DE COLOMBIA SERGIO ANDRES BENAVIDES NAVARRETE CARLOS ALBERTO RODRIGUEZ

QUINTERO CONTROL EN VARIABLE COMPLEJA

RESUMEN El objetivo de este laboratorio es hacer un amplificador con realimentacin mediante un amplificador operacional. Se deben de hallar las resistencias para unas ganancias de 1, 100 y 500 respectivamente. ABSTRAC
Diag 1. Esquema de polarizacin para el NPN

The objective of this lab is to make an amplifier with feedback through an operational amplifier. It should find the respective resistors for a gain of 1, 10 and 100respectively. I. Parte A Primero se comenzara con el anlisis,kkjks de un transistor NPN, uno PNP y por ultimo una unin de estos dos transistores para luego seguir con las dems etapas del laboratorio. Anlisis para el NPN: Para este anlisis se tiene un transistor NPN polarizado con 9V y una entrada de seal alterna de 2vP a una frecuencia de 400 Hz. Marco Terico

Para empezar podemos decir que el transistor solo empezara a conducir cuando supere los 0.6V que requiere para su funcionamiento, por lo cual el transistor cuando reciba voltajes inferiores a 0.6V no pasara la seal. Como se ve a continuacin.

Este comportamiento pasado a un diagrama XY en que Vo est representado en el eje Y y Vi en el eje X. Dicho comportamiento se presenta a continuacin.

Ahora si unimos los dos circuitos como se ve a continuacin.

Para el transistor PNP se polariza de la siguiente forma.

En este caso el transistor no conducir hasta que la seal obtenga -0.6V y se vera de la siguiente forma en el osciloscopio.

En el osciloscopio se ve de la siguiente forma.

Y en el diagrama xy

Ahora el diagrama xy se vera de la siguiente forma.

Parte B El circuito a realizar es el siguiente:

( ( ) Suponemos que =1K (

Como A es muy grande, entonces:

Para G=1, se tiene que:

Para G=100, se tiene que:

( (

) )

II. Para G=500, se tiene que:

Marco Practico

Para el siguiente circuito con NPN:

Para este caso se polariza el colector del transistor a una fuente situada en -9V y el emisor se lleva junto con una resistencia a tierra, alimentando la base con una seal de 2Vp a 400 Hz.

Se obtuvo las siguientes graficas en el osciloscopio.

Se obtiene:

Y el diagrama xy

Como ocurre con el transistor anterior, este, deja pasar solamente los voltajes negativos superiores a 0.6

Para el PNP: Para el circuito mixto NPN-PNP

Para este caso se tomaron 2 transistores uno PNP y el otro NPN unidos por sus emisores, y con un voltaje de 9 V para el NPN y de -9V para el PNP, como se haba hecho anteriormente.

Parte B
Diag 3. Esquema de polarizacin circuito mixto

Para G=1 El circuito quedara de la siguiente forma:

Como se observo con los anteriores circuitos que conducan un vez superado el voltaje de polarizacion, este hace lo mismo pero deja pasar la onda en ambos sentidos debido a la configuracin presentada en el diagrama 3, descontando los valores de voltaje minimote conduccin para cada transistor como se muestra en la figura.

Las seales vistas con el osciloscopio son las siguientes.

Fig.3 vista en el osciloscopio del circuito

Esta forma de onda pasada a un diagrama XY se comporta de la siguiente manera, como la suma de las anteriores.

Las seales y , estn en fase y tienen la misma magnitud, ya que la seal que entra a travs de la entrada inversora es la misma seal de la salida . Como , todo el voltaje cae sobre la resistencia

Las dos seales no estn bajo la misma escala pero se puede observar que es mayor que . Se cumple que:

Ya que el divisor de voltaje entre

Para G=500 El circuito quedara de la siguiente forma:

Esta diseado para proporcionar a del voltaje. La seal que pasa por Para G=100

, el 10% .

El circuito quedara de la siguiente forma:

Las seales vistas con el osciloscopio son las siguientes.

Las seales vistas con el osciloscopio son las siguientes.

Las dos seales no estn bajo la misma escala pero se cumple la condicin de que:

En este caso el divisor de voltaje para es:

Donde se le proporciona a el 1% del voltaje , por lo que tambin se cumple que la seal que pasa por . Parte C El circuito es el siguiente:

Donde la entrada como la misma tienen la misma forma de onda. III. Anlisis

Parte A La seal de salida tomaba la siguiente forma

Ya que los diodos en los transistores requieren 0.6V para funcionar, mientras la seal sea menor el transistor no conduce. Parte B Cuando , la ganancia es cero debido a que todo el voltaje , cae en , entonces la seal que entra a travs de la entrada inversora es . Para la el amplificador operacional se mantiene constante, para la ganancia de 10 era aproximadamente 10 veces mayor que y para G=100 era aproximadamente 100 veces mas.

Atreves de la realimentacin se corrige el problema del amplificador de transistores Finalmente la seal vista en el osciloscopio es la siguiente.

Parte C Cuando tenemos al circuito:

Con el amplificador operacional con realimentacin, en la salida aparece la misma forma de onda de la entrada.

En este grafico se ve que cuando la seal de entrada es aproximadamente cero en la salida la ganancia se dispara, esto es debido a que cuando la seal de entrada es menor que 0.6V el amplificador operacional no esta realimentado por lo tanto el amplificador operacional adquiere una ganancia demasiado alta y en la salida efectivamente trata de verse una lnea recta. Este efecto se puede ver mas claramente en el diagrama xy.

Pero por la forma de onda del amplificador con transistores.

Se puede ver que el amplificador operacional no esta siendo realimentado siempre. Si se mide en la salida del amplificador operacional y en la entrada se ve lo siguiente.

IV.

Conclusiones La ganancia para el amplificador seria aproximadamente:

Se logro corregir el problema que tenia el amplificador de transistores con una realimentacin a travs del amplificador operacional La ganancia del amplificador operacional es controlada por medio de una realimentacin pero cuando no hay realimentacin, la ganancia de este aumenta, causando una perdida en la linealidad de la seal de salida del amplificador operacional con respecto a la seal de entrada.