Documente Academic
Documente Profesional
Documente Cultură
REALIZADO POR: Militza Maneiro C.I.: 18.339.724 Arturo Snchez C.I.: 20.109.015
TED-605
Maracay, enero 2010
OBJETIVOS
Disear e implementar circuitos digitales con integrados a nivel MSI, especficamente Multiplexores y Decodificadores.
PRE-LABORATORIO
A partir de la hoja tcnica del multiplexor que se usar en el diseo de sta prctica se obtendr: La tabla de la verdad El grfico del integrado indicando numeracin, identificacin y tipo de pines A partir de la tabla de la verdad establezca para que valores de las entradas de habilitacin opera el integrado
PROYECTO
sta prctica constar en disear, simular e implementar una Unidad Lgico Aritmtica a partir de un multiplexor y las compuertas para que efecte las operaciones de NOT, AND, NAND, OR, NOR, EXOR, SUMA Y RESTA, indicadas por el docente dentro del laboratorio.
PRE-LABORATORIO
Multiplexor Son circuitos combinacionales con una estructura de varias entradas y una nica salida de datos. Permiten seleccionar una de las entradas para realizar la transmisin de datos desde dicha entrada a la salida, que es nica.
Esquemticamente:
Un multiplexor es un selector de datos equivalente a un conmutador de "m" entradas y una salida, por lo que tambin recibe el nombre de selector de datos o conmutador electrnico. La seleccin de la entrada se controla mediante unas entradas de seleccin o control. Cuando slo tenemos una entrada de control (2 entradas), tambin se le llama entrada de habilitacin (enable). La entrada seleccionada viene biunvocamente determinada por la combinacin de "0" y "1" en las entradas de control. Por tanto, si tenemos "m" entradas de datos, harn falta "n" entradas de control, siendo m 2n.
Como la salida de datos ser igual a la entrada de datos seleccionada, podemos obtener una expresin lgica para la salida en funcin de las entradas de datos y las entradas de seleccin.
Multiplexor 8 a 1 Es un circuito digital selector de datos, el cual transfiere un valor binario de sus dos a la n entradas de datos a la salida, dependiendo de la combinacin presente en sus n entradas de control. Su diagrama lgico es el siguiente:
PROYECTO
Unidad lgica aritmtica con compuertas NOT, AND, NAND, OR, NOR, EXOR y con dos operaciones aritmticas las cuales son la suma con acarreo de salida y la resta con signo de dos nmeros de un bit cada uno, los nmeros o datos a sumar sern A (1 Bit) y B(1 Bit). Se utilizaron dos circuitos integrados 74LS151 los cuales fueron multiplexor de 8 entradas y una salida. La representacin grfica lgica del circuito es la siguiente:
El diagrama lgico fue realizado mediante el simulador LOGISIM. En el circuito anterior se represent un sumador de un bit el cual fue realizado a travs de su tabla de la verdad la cual es la siguiente:
Es un circuito combinacional que realiza la suma de dos dgitos binarios obteniendo su suma y el acarreo para la etapa siguiente. No tiene en cuenta el bit de acarreo de la etapa anterior.
La suma S responde a una funcin OR-exclusiva y el acarreo C a una funcin AND, de la siguiente manera:
Por su parte el restador tambin incluido en el circuito de la ALU fue obtenido de manera similar al sumador mediante su tabla de la verdad, la cual es la siguiente:
Es un circuito combinacional capaz de restar dos bits A y B, obteniendo su diferencia D y el acarreo para la etapa siguiente C.
Finalmente es importante destacar el comportamiento de las otras 6 entradas de datos que no son ms que compuestas lgicas usadas a las entradas del multiplexor.
X = ~A En el circuito sta compuerta est conectada a la entrada Do del multiplexor. Su tabla de la verdad es la siguiente:
A 0 1 X 1 0
X=AxB sta se encuentra ubicada en la entrada D1 del multiplexor y su tabla de la verdad es la siguiente:
A 0 0 1 1
B 0 1 0 1
X 0 0 0 1
X = ~A + ~B
multiplexor
se
ubica
la
X=A+B
A 0 0 1 1
B 0 1 0 1
X 0 1 1 1
Luego se tiene la compuerta lgica NOR, que es la versin negada de la OR, esta se encuentra en la entrada D4 del multiplexor:
X = ~A x ~B)
B 0 0 1 1
A 0 1 0 1
X 1 0 0 0
A 0 0 1 1
B 0 1 0 1
X 0 1 1 0