I N

S T I T U

T O

S U

P E R I O

E N

E N

R I A

D E

L I S B

Sistemas Digitais
Coleco de Exerccios

Documento provisrio 2003-07-11

Nota introdutria A presente coleco integra um conjunto de exerccios recomendados para o estudo complementar. Resulta da compilao de vrios enunciados de exerccios de teste e de trabalhos prticos, propostos nos ltimos anos, nas disciplinas de Sistemas Digitais. Optou-se pela organizao em grupos temticos e, dentro destes, segue-se a ordem cronolgica. Referncia As referncias, quando existam, indicam o teste onde o exerccio foi proposto, a ausncia desta ocorre quando o enunciado tenha sido apresentado noutro contexto (por exemplo como trabalho prtico, sries de problemas, etc.).

1T98 99 I
n. Teste Ano Lectivo Semestre I - Inverno V - Vero

A referncia do exemplo significa: primeiro teste do ano lectivo de 1998/1999, semestre de Inverno. Apenas so apresentados os enunciados, pois na opinio dos docentes, a ausncia de solues ou resolues incute nos alunos a discusso de diferentes abordagens para cada problema. O principal objectivo no encontrar a soluo ptima para cada problema, mas sim a correcta aplicao de mtodos para a sua resoluo. Nos casos menos complexos, recomenda-se que, apesar de solues criativas (sempre bem-vindas), se verifique a pertinncia dos mtodos sugeridos para cada tema. Em todos os casos, estamos convictos que a comparao de solues, bem como o esclarecimento de dvidas, constituem um dos momentos mais proveitosos do processo de formao. Nota: Tratando-se de uma edio provisria, solicita-se que as gralhas sejam reportadas aos docentes da disciplina.

1 LGEBRA DE BOOLE............................................................................................................1 2 CLCULO ARITMTICO E LGICO/REPRESENTAO NUMRICA......................7 3 ESTRUTURAS COMBINATRIAS.....................................................................................12 4 DESENHO DE ASM-CHART - A PARTIR DE:..................................................................19 5 IMPLEMENTAO DE MQUINAS DE ESTADOS A PARTIR DE:.........................28 6 PROJECTOS BASEADOS EM MQUINAS DE ESTADOS..............................................32

1 lgebra de Boole Transformao analtica Mapas de Karnaugh Implementao com multiplexers

Coleco de Exerccios de Sistemas Digitais Grupo 1

1.1
1T9899I

Dada a funo F e os circuitos das fig.1 e fig.2:

F =( B. A . A) +B.C .A +C .( A +B ).( A +D ) +D.( A.C +B ) C

a.

fig .1

f ig . 2

realize a funo tendo por base o circuito que mais se adequar. Justifique a sua resposta; b. implemente a funo dispondo exclusivamente de MUX(s) de 4*1. N.B.: no dispe do complemento das variveis.

1.2
2T9899I

Dada a funo F:
F =( B. D . A . D ) +(C +A +D ) B A

a. determine uma expresso simplificada, explicitando os mtodos utilizados; b. realize a funo utilizando portas NAND com duas entradas; c. implemente a funo dispondo exclusivamente de um MUX de 4*1. N.B.: na resoluo das alneas b) e c) no dispe do complemento das variveis.

1.3
1T9899V

Dada a expresso booleana da funo J:

J = A . B +C . D .( A. B C. D ). B +( A B ) + B + B.C

a. determine a forma AND-OR simplificada, explicitando os mtodos utilizados; b. realize a funo recorrendo: i. a portas lgicas de um s tipo: NAND ou NOR; ii. exclusivamente a MUXs de 2*1. N.B.: no dispe do complemento das variveis

Pgina - 2

Coleco de Exerccios de Sistemas Digitais Grupo 1

1.4
2T9899V

Dado o circuito lgico da figura:

A B C D A C F

a. obtenha a expresso OR-AND simplificada de F, explicitando os mtodos utilizados; b. realize a funo F, recorrendo ao mnimo de: i. multiplexers 4x1; ii. portas NAND com duas entradas. N.B.: no dispe do complemento das variveis.

1.5
1T9900I

Analise a funo E apresentada no diagrama e realize as seguintes alneas explicitando os mtodos utilizados:

A B C

X E

Y D a. determine as formas: i. AND-OR simplificada de E em funo de X e de Y; ii. OR-AND simplificada de E como funo de A, B, C e D; b. realize E com o mnimo de portas NOR de duas entradas; c. desenhe o diagrama lgico equivalente utilizando sem repetio portas da coleco: AND, OR, NOT, NAND, NOR, XOR, XNOR. N.B.: no dispe do complemento das variveis.

1.6
2T9900I

Dada F apresentada no diagrama ao lado, realize D C B A as seguintes alneas explicitando os mtodos F ( D ,C ,B ,A ) utilizados: a. determine a forma AND-OR simplificada; b. partindo do princpio que as configuraes de entrada Fi (D,C,B,A) = (1, 8, 11,15) nunca ocorrem, desenhe o diagrama lgico equivalente, utilizando apenas portas NAND ou NOR de duas entrada cada; c. realize a funo recorrendo exclusivamente a multiplexers de quatro entradas. Nota: Para a implementao no dispe do complemento das variveis.

Pgina - 3

Coleco de Exerccios de Sistemas Digitais Grupo 1

1.7
1T9900V

Projecte uma Unidade Aritmtica (do ingls AU), que executa uma de quatro operaes aritmticas (A+B, A-B, A*B, A/B), consoante os dois bits de seleco S0 e S1. A AU tem por entrada dois operandos A e B, de 1 bit cada, sendo o resultado R expresso igualmente por 1 bit (no mesmo domnio que os operandos). Alm de R, a AU apresenta dois indicadores binrios: o Carry/Borrow/Resto, e o OV (Overflow). a. Construa uma tabela com os valores de R, Cy, OV para todas as operaes. b. Utilizando exclusivamente portas NAND e NOR de duas entradas implemente com o mnimo de portas lgicas o bit Cy. Nota: no dispe do complemento das variveis. c. Utilizando unicamente um MUX de 8x1 implemente a funo R.

1.8
2T9900V

Projecte um sistema programvel atravs de duas entradas de seleco S0 e S1, que realize as operaes descritas na tabela abaixo, entre os operandos A e B (dimenso 1 bit). O sistema dispe ainda de uma entrada I de inibio que enquanto activa coloca na sada R o valor lgico zero. Nota: Para a implementao no dispe do complemento das variveis. a. Obtenha uma expresso simplificada de R. b. Implemente a funo R, utilizando exclusivamente portas NAND e NOR de duas entradas. c. Implemente a funo R, utilizando exclusivamente multiplexers de 4x1.
S1 0 0 1 S0 0 1 0
A B I

Descrio A>=B com sinal A<=B sem sinal A!=B

R S1 S0

1.9
1T0001I

Dado o esquema da figura:

A E

a. Obtenha a forma OR-AND simplificada de E. B b. Implemente a funo E, utilizando exclusivamente C portas NAND de duas entradas. c. Implemente a funo E, utilizando exclusivamente D multiplexers de 2x1. Nota: Para a implementao no dispe do complemento das variveis.

Pgina - 4

Coleco de Exerccios de Sistemas Digitais Grupo 1

1.10
2T0001I

Dado a funo F(D,C,B,A)= (2,3,6,13,15) + (7,9,10,12), onde designa dont care. a. Obtenha a forma OR-AND simplificada de F. b. Implemente a funo F, utilizando exclusivamente portas NAND de duas entradas. c. Implemente a funo F, utilizando exclusivamente multiplexers de 2x1. Nota: Para a implementao no dispe do complemento das variveis.

1.11
1T0001V

Dado o esquema da figura: a. Obtenha a forma OR-AND simplificada de F. b. Implemente a funo F, podendo utilizar exclusivamente portas NAND e NOR de duas A entradas. B c. Implemente a funo F, apenas com multiplexers de 2x1. C Nota: Para a implementao no dispe do complemento das variveis.

1.12
2T0001V

Dado o esquema da figura a. Obtenha a forma AND-OR simplificada de F. b. Implemente a funo F, utilizando exclusivamente portas NOR de trs entradas. c. Implemente a funo F, apenas com multiplexers de 4x1. Nota: Para a implementao no dispe do complemento das variveis.

A D B F

1.13
1T0102I

Dado o esquema da figura:

D B C A G

a. obtenha a forma AND-OR simplificada de G; b. implemente a funo G, utilizando exclusivamente portas NAND de duas entradas; c. implemente a funo G, apenas com multiplexers de 4x1. Nota: Para a implementao no dispe do complemento das variveis. Pgina - 5

Coleco de Exerccios de Sistemas Digitais Grupo 1

1.14
1T0102V

Dado o esquema da figura:

D B C D C A F

a. obtenha a forma AND-OR simplificada de F; b. o projectista, ao testar o circuito em laboratrio, constatou que ao estabelecer a configurao A . B . C . D = 1 a sada ficava falsa quando, afinal, ele pretendia que fosse verdadeira. Caso se trate de um erro de projecto, corrija e implemente, utilizando exclusivamente portas NAND ou NOR de duas entradas; c. implemente a funo F, pretendida apenas com um multiplexer de 4x1. Nota: Para a implementao no dispe do complemento das variveis.

1.15
Dada a funo F = ( A D ) + A D B ( C + D ) : a. obtenha a forma OR-AND simplificada de F; b. considerando que F(D,C,B,A) tem indiferenas (dont care) nos termos (3, 4, 6, 15) e sem dispor do complemento das variveis, implemente: i. exclusivamente com portas NOR de duas entradas; ii. apenas com multiplexers 4x1.

))

1T0203I

1.16
2T0203I

Dado o esquema ao lado: a. obtenha a expresso booleana de H, sem simplificar. b. Obtenha a forma AND-OR simplificada de
I = C + A B + A CD + BDA + B .

A C B D H

1.17
2T0203I

Sem dispor do complemento das variveis realize a funo J, nas seguintes condies:
J = B+ D + AC + A D + BC

a. utilizando apenas portas NAND e NOR de duas entradas; b. apenas com multiplexers 4x1. Pgina - 6

2 Clculo aritmtico e lgico/Representao numrica Nmeros Naturais Nmeros Relativos Somador/Subtractor Indicadores de erro Indicadores relacionais

Coleco de Exerccios de Sistemas Digitais Grupo 2

2.1
1T9899I

Numa Unidade Aritmtica e Lgica do tipo da que realizou no laboratrio surgiu nas sadas a combinao de valores que a figura mostra quando estava seleccionada uma das operaes de adio significa LED aceso. Determine (pelo menos) um exemplo de conjunto de valores de entrada (A, B, Ci e Operao) que justifique aquelas sadas. Acompanhe a sua resposta com a explicao que achar suficiente.
GE O v A E C y /B
r

2.2
2T9899I

Numa Unidade Aritmtica e Lgica do tipo da que realizou no laboratrio colocaram-se nas entradas os seguintes valores: A = 1001; B = 0111; C i = 1. Para as operaes a seguir descritas, indique os valores das flags e dos bits do resultado, justificando sucintamente o raciocnio utilizado: a. ADC adio BCD: R = A + B + Ci b. SBB subtraco: R = A B Ci

2.3
1T9899V

Numa Unidade Aritmtica e Lgica do tipo da que realizou no laboratrio foram aplicadas as seguintes configuraes nas entradas: A = 0001, B = 1000, Ci = 1. Sabendo que o domnio da entrada declarado na varivel D, indique as configuraes que espera obter em R perante a operao R = A - B - Ci. Justifique, para cada caso, a interpretao das entradas e sadas.

2.4
2T9899V

Uma Unidade Aritmtica e Lgica do tipo da que realizou no laboratrio apresenta na sada a configurao R=10000. Sabendo que a varivel de seleco de domnio ( entrada) D est posicionada para naturais inteiros sem sinal e que a varivel Ci vale zero, indique justificando se a ALU est sujeita operao soma (R=X+Y+Ci) ou subtraco (R=X-Y-Ci) e ilustre com exemplos os valores que podem surgir nas entradas X e Y neste caso.

2.5
2T9900I

Numa unidade aritmtica e lgica (ALU) esto presentes s entradas os seguintes valores A = 0101 e B = 1101. Se a ALU for sujeita operao R = A B, responda justificando adequadamente: a. qual ser a configurao de R e que valores lhe correspondero em cdigo binrio natural e em cdigo binrio complementar;

Pgina - 8

Coleco de Exerccios de Sistemas Digitais Grupo 2

b. sero verdadeiros ou falsos os indicadores A B e A < B, entendidos: o primeiro em cdigo binrio natural e o outro em cdigo binrio complementar.

2.6
2T9900V

Considere que na ALU (Unidade Aritmtica e Lgica), realizada no segundo trabalho prtico da disciplina, estava seleccionada a operao A-B, estava presente em A o algarismo 3 e que observava o seguinte resultado: R=1010, GE activa, AE desactiva. a. Qual o algarismo presente em B. b. Quais os valores lgicos presentes nas flags de OV e Cy/Bw.

2.7
1T0001I

Considere que na ALU (Unidade Aritmtica e Lgica), realizada no segundo trabalho prtico da disciplina, estava seleccionada a operao A-B-Ci, estava presente em B o dgito hexadecimal E e Ci=1, e que observava o seguinte resultado: R=1000, OV activo. a. Qual o algarismo presente em A. b. Quais os valores lgicos presentes nas flags de AE, L e Cy/Bw para o valor escolhido de A.

2.8
2T0001I

Considere a ALU (Unidade Aritmtica e Lgica) realizada no segundo trabalho prtico da disciplina. a. D exemplo de uma configurao para A e outra para B, para que a operao R=A+B+Ci, com Ci=1, produza Cy/Br=1 e OV=1. Explicite os valores de A, B e R como inteiros sem e com sinal. b. Para os mesmos valores de A, B e Ci diga quais os valores de OV, Cy/Br, AE e L, se for seleccionada a operao R=A-B-Ci. Explicite os valores de R, para este caso.

2.9
1T0001V

Considere que na ALU (Unidade Aritmtica e Lgica), realizada no segundo trabalho prtico da disciplina, estava seleccionada a operao R=A-B-Ci, estava presente em A o dgito hexadecimal 5 e Ci=1, e que observava o seguinte resultado: R=1100. a. Qual a configurao presente em B e a que valores corresponde (com e sem sinal)? Justifique. b. Quais os valores lgicos presentes nas flags de GE, AE, OV e Cy/Bw? Justifique.

2.10
2T0001V

Considere que na ALU (Unidade Aritmtica e Lgica), realizada no segundo trabalho prtico da disciplina, estava seleccionada a operao R=A+B+Ci, estava presente em A o valor zero e que o indicador Ov (overflow) estava activo. a. Determine, justificando, quais as configuraes presentes em B, em R e em Ci e indique que valores lhes correspondem (em cdigo binrio natural e em cdigo binrio complementar). Pgina - 9

Coleco de Exerccios de Sistemas Digitais Grupo 2

b. Ainda com A = 0 e B e Ci nas condies anteriores, comutou-se para a operao R=A-B-Ci. Quais os valores lgicos agora presentes nas flags de GE, AE, Ov e Cy/Bw? Justifique.

2.11
1T0102I

Considere que na ALU (Unidade Aritmtica e Lgica), realizada no segundo trabalho prtico da disciplina, estava seleccionada a operao R = A B - Ci, estava presente em Ci = 0, e que observava o seguinte resultado: R = 0111, AE = 0 e OV = 0. a. Calcule uma possvel configurao para A e outra para B e indique a que valores correspondem (consideradas em binrio natural e em cdigo dos complementos). Quais os valores lgicos presentes nas flags de L e Cy/Bw? Justifique. b. Para os mesmos valores de A e B, passando a seleccionar a operao R = A + B + Ci, Quais os novos valores de R, Cy/Bw e Ov? Justifique.

2.12
1T0102V

Considere que na ALU (Unidade Aritmtica e Lgica), realizada no segundo trabalho prtico da disciplina, estava presente em A a configurao 0100, e que observava o seguinte resultado: R = 1100, e OV = 0. a. Calcule as configuraes para B e Ci, respectivamente para as operaes R = A + B + Ci e R = A B Ci. b. Indique a que valores correspondem as configuraes de A, B e R (consideradas em binrio natural e em cdigo dos complementos). Quais os valores lgicos presentes nos sinais BE, L e Cy/Bw? Justifique.

2.13
1T0203I

Considere que na ALU (Unidade Aritmtica e Lgica) realizada no segundo trabalho prtico da disciplina, estava seleccionada a operao R = A B Ci, estava presente em R o valor 1000, o indicador B (below) estava activo e GE (greater or equal) desactivo.
Base 2 Base 10 R 1000 natural relativo A B Ci Br Ov B 1 GE 0

a. Transcreva o quadro para a folha de resposta completando os campos vazios. Justifique sucintamente todos os campos preenchidos. b. Mantendo as configuraes calculadas para A, B e Ci, determine o novo R = A +B+Ci. Acrescente ao quadro anterior os valores a que corresponde agora R e preencha os campos relativos aos indicadores vlidos. Justifique.

Pgina - 10

Coleco de Exerccios de Sistemas Digitais Grupo 2

2.14
2T0203I

Considere a ALU que realizou no 2 trabalho prtico.

Base 2 Base 10 natural relativo R 0111 A B 1010 Ci 0 Cy/ Br Ov B GE

a. Complete os campos da tabela ao lado, admitindo que est seleccionada a operao R = A + B + Ci. Justifique sucintamente a validade dos indicadores e os clculos efectuados. b. Com o valor que calculou para o operando A na alnea anterior, mantendo B = 1010(2) e Ci = 0, considere agora a operao R = A - B - Ci, recalcule R e preencha outra tabela idntica, justificando igualmente todos os valores atribudos.

Pgina - 11

3 Estruturas combinatrias Somadores Multiplexers Decoders Encoders

Nota: Este tipo de exerccios visa a anlise e compreenso dos vrios blocos que constituem o circuito, bem como das dependncias entre eles. No pretendida a extraco das expresses analticas de cada bloco, com vista posterior composio. Valoriza-se particularmente a identificao de relaes que permitam evitar a complexidade da anlise.

Coleco de Exerccios de Sistemas Digitais Grupo 3

3.1
1T9899I

A figura em baixo representa uma forma da funo G. Determine a forma AND-OR simplificada da mesma funo.
A B C E2 E1 D 0 1 2 E 3 E1 E2 S0 S1
A B

DEC

S1 S0 0

3
Ci

S A B

Ci S

PENC

3.2
2T9899I

A figura representa uma forma da funo G. Determine a forma AND-OR simplificada da mesma funo.
A 1 C 1 2 4 8 1 B 2 4 8 E D S0 S1
DEC

0 1 2 3
PENC

+4
8 Co

S0 S1

0 1 2 3

E1 E2

Pgina - 13

Coleco de Exerccios de Sistemas Digitais Grupo 3

3.3
1T9899V

Determine, explicitando o raciocnio, a forma AND-OR simplificada da funo H, representada na figura.

A B C D E S0
D S1 E G C
1

0 1 2 3

1 2 4 8 1 2 4 8 1 2 4 8

0 P 1 E 3 E

G2

2 C S0 S1 0 1 Y S H

3.4
2T9899V

Determine, explicitando o raciocnio, uma forma simplificada da funo H, representada na figura.

A B S0 0 S1 D 1 3 1 2 4 8 1 2 0
P N C

E G1 C 2

G2 C D E S0

1 E 2 3 G

+
E G1 C 2

0 S1 D 1 3

1 2 4 8

4 8

S0 S1

0 1 S

G2

3.5
1T9900I

Determine, justificando o raciocnio, formas simplificadas das funes X e G, representadas na figura.

A Y D 0 M Y1 E U Y2 X S0 S Y3 1 1 2 4 8 1 2 4 8 B C D E + 1 2 4 8 0 1 2 M U Y X X

3 S1 E S0 0 1 P D0 E 2 N D1 3 C E GS G

Pgina - 14

Coleco de Exerccios de Sistemas Digitais Grupo 3

3.6
1T9900I

Sem dispor do complemento das variveis, realize a funo F definida pelo mapa de Karnaugh, recorrendo exclusivamente a:
A F= C 1 1 0 1 B 0 -

a. multiplexers de quatro entradas; b. mdulos somadores completos de quatro bits.

3.7
2T9900I

Determine, justificando o raciocnio, formas simplificadas das funes H e I, representadas na figura.

1 A B C D E F G 0 1 2 Y 3 S1S0 S0 D 0 S1 E 1 C 2 3 E 0 1 2 3 E P E Y0 N Y1 C ci a + s b co I H

3.8
1T9900V

Dado o circuito, obtenha uma expresso simplificada de G.

A B C
0 1 2 3
PENC

S0 S1
GS DEC

EN

1 2 4 8

+
0 1 2 3 1 2 4 8

B C E D

S0 S1

1 2 4 8

EN1 EN2

Pgina - 15

Coleco de Exerccios de Sistemas Digitais Grupo 3

3.9
2T9900V

Dado o circuito da figura ao lado, obtenha, justificando, uma expresso simplificada de G.

A B C D E F
0 1 2 3
PENC

S0 S1

0 0

EN

1 2 4 8

S0 S1

DEC

+
0 1 2 3 1 2 4 8

1 2 4 8

0 1 2 3

PENC

S0 S1

a s b + c

EN

EN

3.10
1T0001I

Dado o circuito da figura ao lado, G. A B C D

C B

obtenha, justificando, uma expresso simplificada de

0 1 2 3
PE N C

S0 S1
GS DEC

EN

1 2 0 4 8

+
1 2 0 4 8

S0 S1

0 1 EN 1 2 3

1 2 4 8

3.11
2T0001I

Dado o circuito da figura ao lado, obtenha, justificando, uma expresso simplificada de G.

A B
S0 S1
DEC

EN1 EN2

0 1 2 3

1 2 4 8

E D C

+
1 1
1 2 4 8

1 2 4 8

0 1 2 3

PENC

S0 S1
GS

Co

EN

Pgina - 16

Coleco de Exerccios de Sistemas Digitais Grupo 3

3.12
1T0001V

Dado o circuito da figura, obtenha, justificando, expresses simplificadas de G e de H.

A B C D E S0 D S1 E 1 C 2 E0 3 E1 0 1 2 4 8 1 2 4 8 Ci 1

0 1 2 3
S1

2 4 8

Y
S0

G H

3.13
2T0001V

Dado o circuito da figura em baixo, obtenha, justificando, uma expresso simplificada de G.

A B C D E 1 2 4 8 1 2 4 8 B A S0 D S1 E C E1 E2 0 1 2 3 Ci 1 ~ ~

2 4 8

0 1 2 3
S1

Y
S0

3.14
1T0102I

Dado o circuito da figura ao lado, obtenha, justificando, a expresso simplificada de F.

A S0 S1 B C D E1 E2 0 1 2 4 8 1 2 E 4 8 Co 1 0 1 2 3

D E C

1 2 3

2 4 8

M U X
S1 S0

Pgina - 17

Coleco de Exerccios de Sistemas Digitais Grupo 3

3.15
1T0102V

Dado o circuito da figura ao lado, obtenha, justificando, a expresso simplificada de G.

A B S0 S1 0 0 1 2 3 0 1 2 3 C in 0

C D E

D E C

1 2 3 0

E S0 S1

1 2 3 C out 1 0 S0 Y G

D E C

1 2 3

3.16
1T0203I

Dado o circuito da figura ao lado, obtenha, justificando, uma expresso simplificada para a sada G.
A B C D E 1 2 4 8 1 0 0 1 B A 2 4 8 S0 S1 E0 F E1 1 + 2 4 8 Co Ci

S1 S 0 E 0 1 2 3 Y G

0 1 2 3

3.17
2T0203I

Dado o circuito ao lado, obtenha uma expresso simplificada para a sada F. Justifique.
A B C D E B C D E 1 2 4 8 1 2 4 8 Ci

1 + 2 4 8 Co S0 0 S1 D 1 E E0 C 2 3 E
1

0 1 M F Y 2 U X 3 E S1 S0

Pgina - 18

4 Desenho de ASM-Chart - A partir de: Estruturas sequenciais Especificao em texto CUPL

Coleco de Exerccios de Sistemas Digitais Grupo 4

4.1
4.1.1

Estruturas sequenciais
1T9899I

Desenhe o ASM chart correspondente ao circuito da figura que tem como entradas X e Z e como sada S.
X Z 0 0 1 1 3 2 1 0 PLsincI I I I 2 Y count down 3 S1 S0 Clk Q3 Q2 Q1 Q0 1 S

4.1.2
2T9899I

Dado o circuito da figura, desenhe o ASM chart correspondente.

1 1 PL(syn) P1P0 Count UP CLK Q1Q0

A B

S1S0 0 Y 1 2 3

4.1.3
1T9899V

O circuito da figura baseado num contador programvel de 4 bits que recebe clocks na entrada count up (CU). A entrada parallel load (pl) sncrona com o clock. Admita que inicialmente foi feito Clear ao contador, de molde a que todas as sadas se encontrem no estado 0, isto , Q3 = Q2 = Q1 = Q0 = 0. a. Desenhe o diagrama ASM-chart correspondente ao circuito da figura, tomando Q0, e Q1 como variveis de estado. b. Para alm do comportamento descrito em a), indique qual seria a sequncia evolutiva, admitindo como inicial cada um dos restantes estados do contador.

Pgina - 20

Coleco de Exerccios de Sistemas Digitais Grupo 4

PL
(SYNC)

P3 P2 P1 P0
Counter

CLK

Cu
CLEAR

Q3 Q2 Q1 Q0

1 Ci

A x y B

S
F

4.1.4
2T9899V

O circuito da figura baseado num registo de deslocamento (shift- register) do tipo 74..195. Admitindo que se realiza inicialmente o carregamento resultante da aco do boto B: a. Desenhe o diagrama ASM-chart correspondente ao circuito da figura. b. Diga se, em presena doutro valor inicial, a mquina poderia apresentar diferente nmero de estados. Ilustre com, pelo menos, um exemplo.

+
Co

J CLK K

LD

CL

7 4 ..1 9 5
Q
A

S 0 1 X Y 2 3

S Y

4.1.5
1T9900I

Desenhe o diagrama ASM-chart do circuito da figura abaixo.

0 0 0 J K LD A B C D (Sync) QA QB QC QD

CLK

A A B

Ci Co

S C

Pgina - 21

Coleco de Exerccios de Sistemas Digitais Grupo 4

4.1.6
2T9900I

Desenhe o diagrama ASM-chart do circuito da figura abaixo.

0 0
A CLK
LOAD (Sync)

A B C D 4 bit binary up counter QA QB QC QD Q P

4.1.7
1T9900V

Dado o circuito da figura desenhe o ASM correspondente.

0 0 X Mclk PL(sync) D1D0 CET CUP Q1Q0 S S1 X 1 X 0 0 1 2 3 S0

4.1.8
2T9900V

Dado o circuito da figura desenhe o ASM-chart correspondente.

1 A1A0 B1B0 + Cy A1A0 J K PL(sync) D0 D1 74195 Q0 Q1 S X1 X0

A Mclk

Pgina - 22

Coleco de Exerccios de Sistemas Digitais Grupo 4

4.1.9
1T0001I

Dado o circuito da figura desenhe o ASM-chart correspondente.

1 1 A1A0 B1B0 + S1S0 PL(sync) Mclk UP D1 D0

Counter Q1 Q0 X0 X1 S

B A 1 S1 S 0 0 1 2 3

4.1.10
2T0001I

Dado o circuito da figura desenhe o ASM-chart correspondente.

L (sync) D CLK B QB A QA a ci + s b co

Count Up

4.1.11
1T0001V

Dado o circuito da figura desenhe o ASM-chart correspondente.

Shift / Load X CLK SerialIN Clk

DA

DB

Shift Register

QA

QB

Pgina - 23

Coleco de Exerccios de Sistemas Digitais Grupo 4

4.1.12
2T0001V

Dado o circuito da figura desenhe o ASM-chart correspondente.

L (sync) P0 P1 CE D Count Up CLK Q0 Q1

S0 S1 D E C

0 1 2 3 X

4.1.13
1TI0203]

Considere o diagrama ao lado. Desenhe o ASM-chart correspondente.

B1 A 1 B0 A0 A/B Y Y 1 0 D1 D0 PL (Sync) Counter UP Q1 Q0 Sb 0 X S1 S 0 0 1 Y 2 3 Sa

Mclk

Pgina - 24

Coleco de Exerccios de Sistemas Digitais Grupo 4

4.2
4.2.1

Especificao em texto
2TI0203]

Pretende-se realizar o sistema de controlo de um carro elctrico que est sempre em movimento entre os dois extremos de uma linha, onde existem dois sensores (SE e SD) que ficam activos quando o carro se encontra sobre eles. O sistema disponibiliza um boto B que quando activado leva a que o carro fique parado durante 5 segundos no extremo onde se encontrar. Aps os 5s, o carro inicia a marcha, qualquer que seja o valor de B nesse momento. O carro aceita dois sinais de comando: M quando activo implica movimento e E / D sentido do movimento da esquerda para a direita (quando a zero significa o sentido inverso). a. Desenhe o diagrama de blocos do sistema, identificando as entradas e as sadas de cada mdulo. Admita que dispe de um mdulo temporizador que mediante a activao da sua entrada T conta 5s, aps o que activa uma sada TC que assim se mantm, at que volte a ser desactivada a entrada T. b. Descreva em ASM-chart o comportamento do mdulo de controlo.

Pgina - 25

Coleco de Exerccios de Sistemas Digitais Grupo 4

4.3
4.3.1

CUPL
1T0102I

Dado o programa, em CUPL: a. desenhe o diagrama de blocos, atribuindo os pinos (entradas e sadas) a usar numa PAL g22v10; b. no pressuposto de que por cada vez que se liga a alimentao os flip-flops so levados ao valor 0, descreva sucintamente o comportamento das sadas (ao longo de vrios perodos do sinal clock), perante cada uma das configuraes possveis nos sinais de entrada, as quais s se modificam quando o sistema est desligado; c. desenhe o ASM-chart equivalente a este mdulo.

[Q0..1].ar = 'b'0 ; [Q0..1].sp = 'b'0 ; SEQUENCE [Q1,Q0] { PRESENT 0 IF !X NEXT 1 ; IF X NEXT 2 ; PRESENT 1 OUT A ; IF Y NEXT 2 ; DEFAULT NEXT 3 ; PRESENT 2 OUT A, B ; IF X NEXT 0 ; IF !X NEXT 3 ; PRESENT 3 OUT B ; IF Y NEXT 0 ; DEFAULT NEXT 1 ; }

4.3.2
1T0102V

Dado o programa, em CUPL: a. desenhe o diagrama de blocos, atribuindo os pinos (entradas e sadas) a usar numa PAL g22v10; b. desenhe o ASM-chart equivalente a este mdulo.

[Q0..1].ar = 'b'0 ; [Q0..1].sp = 'b'0 ; SEQUENCE [Q1,Q0] { PRESENT 3 IF x # y NEXT 3; IF !y NEXT 2; DEFAULT NEXT 1; PRESENT 1 OUT A; IF x OUT B; DEFAULT NEXT 0; PRESENT 0 IF x & y NEXT 3; IF x & !y NEXT 1; DEFAULT NEXT 0; PRESENT 2 IF !y OUT A,B; IF !x NEXT 2; IF x NEXT 3;

Pgina - 26

Coleco de Exerccios de Sistemas Digitais Grupo 4

4.3.3
2T0203I

Dado o programa em CUPL: a. desenhe o diagrama de blocos, atribuindo os pinos (entradas e sadas) a utilizar numa PAL g22v10; b. desenhe o ASM-chart referente a este mdulo.

[Q0..1].AR = 'b' 0; [Q0..1].SP = 'b' 0; SEQUENCE [Q1,Q0]{ PRESENT 0 IF !X OUT B; IF X & Y NEXT 1; IF X & !Y NEXT 2; default NEXT 0; PRESENT 1 OUT B; IF !Y OUT A; NEXT 0; PRESENT 2 OUT A; IF Y NEXT 0; IF !Y NEXT 2;

Pgina - 27

5 Implementao de mquinas de estados A partir de: ASM-chart

Coleco de Exerccios de Sistemas Digitais Grupo 5

5.1 ASM-Chart
5.1.1
1T9899I

O ASM chart da figura representa um contador binrio sncrono de mdulo programvel atravs de um interruptor de comando M. a. Desenhe um circuito que o implemente, deixando patentes as 00 entradas e sadas, nos quais os bits das variveis de estado so representados: 01 i. por um flip-flop tipo D edge-triggered, o de menor peso; 0 M ii. por um flip-flop tipo JK, o de maior peso. b. Diga qual o comportamento resultante da sua realizao, caso seja 1 10 M A X forado o estado 11. c. Acrescente uma funo de sada MIN que seja activa no valor mnimo de contagem, enquanto a entrada M tiver o valor zero. Indique este acrscimo no ASM chart e no diagrama lgico do circuito pedido em a).

5.1.2
1T9899V

Dado ASM-chart da figura: a. implemente a mquina de estados, utilizando 1 flip-flop tipo JK para definir o bit de estado Q1 e 1 flip-flop tipo D para definir o outro bit de estado. b. justifique qual o comportamento da sua mquina, caso arranque no estado 10.

Q 1 Q 0 0 0

x
F A T

B F

S
0 1

y
T F 1 1 A

S
T F

A .B

Pgina - 29

Coleco de Exerccios de Sistemas Digitais Grupo 5

5.1.3
2T9899V

Dado o ASM-chart da figura: a. desenhe um circuito que o implemente, deixando patentes as entradas e sadas. Os bits das variveis de estado so representados: i. por um flip-flop tipo D, o de menor peso; ii. por um flip-flop tipo T, o de maior peso; b. diga, justificando, qual o comportamento resultante da sua realizao, caso seja forado o estado 10.

00
a

01
b

x + y

1
S
c
B

11 0

S x

5.1.4
1T9900I

Dado ASM-chart da figura: a. projecte a mquina de estados, utilizando flip-flops tipo JK ; b. descreva o comportamento da sada perante D = 0, P = 1 e G = 1.
S

Q 1 Q0 1 0 a

D
0

1 1 b 0 1

0 0 d

P
0 1

Pgina - 30

Coleco de Exerccios de Sistemas Digitais Grupo 5

5.1.5
2T9900I

Dado o ASM-chart da figura: a. projecte a mquina de estados, realizando a varivel Q0 com um flip-flop tipo D e a varivel Q1 com um flip-flop tipo JK ; b. descreva o comportamento da mquina perante o estado Q0 = Q1 = 11.
C

Q 1 Q 0 0 0 a 1

X +Y 0 1 0 C 1 b

X .Y 0 0 Z 1 S

0 1 S c

5.1.6
2T0203I

Projecte a mquina de estados descrita pelo ASM-chart da figura, tendo por base flipflops JK e D, respectivamente para Q1 e Q0.
Q1Q0 10 Y T A F B F 00 X B F 01 Y T X A F T T

Pgina - 31

6 Projectos baseados em mquinas de estados

Coleco de Exerccios de Sistemas Digitais Grupo 6

6.1
1T9900V

Pretende-se construir um sistema com uma entrada B e uma sada P, que por cada transio de zero para um na entrada B, gere na sada P, um impulso com a largura de um clock cycle. a. Desenhe o ASM correspondente mquina de estados. b. Baseado em flip-flops tipo JK edge-triggered, desenhe uma mquina de estados com o comportamento descrito.

6.2
1T0001I

Considere o sistema para controlo do movimento do veculo elctrico A, mostrado na figura. O sistema garante que o veculo se encontra sempre a executar um movimento de vai e vem entre os dois sensores de presena SL e SR. Os sensores ficam activos quando pressionados por uma das rodas. O sentido de deslocamento do veculo A controlado pelos sinais M1 e M0 segundo a tabela. O sistema tem que garantir, quando ligado, que o carro no fica parado, ainda que se encontre entre sensores.
M0 A SL SR M1
M1 M0 Tipo de Movimento 0 0 Parado 0 1 Desloca-se de S L para SR 1 0 Desloca-se de SR para SL 1 1 Parado

a. Desenhe o ASM-chart correspondente mquina de estados. b. Baseado nos flip-flops que considerar mais adequados, desenhe a mquina de estados.

Pgina - 33

Coleco de Exerccios de Sistemas Digitais Grupo 6

6.3
2T0001I

Pretende-se projectar o sistema de controlo da porta de um supermercado, como mostra a figura abaixo. O sistema tem o seguinte comportamento: A porta est normalmente fechada, iniciando a abertura quando for activado o sensor P. Aps iniciada a abertura a porta s pra quando completamente aberta. A porta inicia o fecho depois de aberta, caso P esteja desactivo. Quando estiver a fechar, se P for activado deve abrir novamente. Os sensores SF e SA permitem, respectivamente, determinar se a porta est fechada ou totalmente aberta. A porta movida por um motor controlado por dois sinais MA e MF, segundo a tabela.
MA MF

Porta

SA

SF

a. Desenhe o diagrama de blocos e o ASM-chart correspondente mquina de estados do sistema de controlo. b. Baseado em flip-flops JK, desenhe a mquina de estados.

6.4

Pretende-se projectar o sistema de controlo do monta-cargas mostrado na figura abaixo, cujo motor comandado por dois sinais MB e MC conforme a tabela. O monta-cargas aceita a chamada, efectivada pelos botes B e C, apenas quando est parado no piso oposto. Em cada um dos extremos de deslocamento encontram-se sensores de presena SB e SC. a. Desenhe o diagrama de blocos que inclui o sistema de controlo e o monta-cargas, C identificando todos os sinais de interligao. b. Desenhe o ASM-chart SC correspondente mquina de estados do B sistema de controlo. c. Baseado em flip-flops JK, MC SB desenhe a mquina de estados, M B indicando qual o estado a que a MB MC T ip o dM o v im e n to e mquina deve ser forada, 0 0 P a ra d o assincronamente, para garantir 0 1 D e s lo c a -sa rac i m a pe que, quando o sistema for ligado, o monta-cargas ocupar o piso de 1 0 D e s lo c a -sa rab a ix o pe baixo.

MA 0 0 1 1

1T0001V

MF 0 1 0 1

1 P r o ib id o

Pgina - 34

Coleco de Exerccios de Sistemas Digitais Grupo 6

6.5
2T0001V

Pretende-se projectar o sistema de controlo de acesso ao troo de via nica (bidireccional) esquematizado na figura abaixo, onde se instalaram quatro sensores de presena e dois semforos que probem a entrada. Em caso de coincidncia na aproximao, deve atribuir-se prioridade ao comboio que circula da direita para a esquerda. a. Desenhe o ASM-chart correspondente mquina de estados do sistema de controlo. b. Baseado S S D SE Stop esq. em flip-flops SD Stop drt. S E E S E SSE Sensor sada esq. JK, desenhe a SEE Sensor entrada esq. mquina S E D SSD Sensor sada drt. S D de estados, SED Sensor entrada drt. S S E garantindo que nenhum estado implica inicializao (assncrona) do sistema, no pressuposto de que este activado quando todas as vias esto livres.

6.6
1T0102I

Analise o diagrama da figura ao lado. a. Desenhe o ASM-chart correspondente mquina de estados do sistema. b. Projecte a mquina de estados, com base em flip-flops JK.
PL sy nc

A1 A0 Ci

B1 B0

R1 R0

D1 D0 COUNTER

clk

Cup Q1 Q0

X1 X0

6.7
1T0102V

Pretende-se realizar o controlo de uma lmpada com temporizao. A lmpada acende-se quando for activado o boto B e apaga-se ao fim de 12 segundos. O sistema deve garantir que mesmo que o boto permanea activado a lmpada apaga findo aquele tempo. Admita que dispe de um oscilador com frequncia de 1Hz. a. Desenhe o diagrama de blocos do sistema, identificando as entradas e as sadas de cada mdulo. b. Descreva em ASM-chart o comportamento do mdulo de controlo. Realize os mdulos necessrios, recorrendo a circuitos LSI, MSI e flip-flops JK.

Pgina - 35

Coleco de Exerccios de Sistemas Digitais Grupo 6

6.8
1T0203I

Projecte em ASM-chart e implemente com flip-flops JK o sistema de controlo de abertura de uma porta. A aco de abertura da porta comandada por dois botes B1 e B2. A porta s abre quando forem actuados os botes na sequncia B1, B2 e se a introduo da sequncia no ultrapassar 20s. Se a sequncia no for a correcta o sistema fica inoperativo durante 20s. O tempo de actuao do trinco de 20s menos o tempo de introduo da sequncia. Admita que dispe de um mdulo temporizador de 20s com a seguinte especificao: i. - Uma entrada T que enquanto a 0 carrega o valor de contagem e enquanto a 1 permite a contagem de tempo. ii. - Uma sada TC que fica activa quando atingido o tempo limite e assim se mantm at nova actuao de T.

6.9
Realize um conta-rotaes digital, que suporte a gama 0 a 99 rotaes por segundo. A simulao do sensor das rotaes feita com um gerador de onda quadrada. Opo: realize um avisador de Medida Fora de Gama.

6.10
Realize o controlo de um elevador para edifcios de dois pisos, accionado por um motor elctrico M. Para controlo do elevador, dispomos de: dois botes de chamada (C0 e C1), um em cada piso; um boto A de mudana de piso no interior do elevador; um detector P de carga no interior do elevador e dois sensores S0 e S1 um em cada piso, que quando activos, indicam a presena do elevador. O mdulo de controlo deve gerar um sinal M que provoque a marcha do motor e outro sinal S/d que indique o sentido da marcha. O funcionamento do elevador obedece aos seguintes requisitos: elevador atende um pedido de chamada se for activado o boto (C0,C1) em piso diferente daquele onde se encontra parado, e no estiverem pessoas no seu interior; elevador muda de piso, sempre que estando parado for activado o boto A; durante o movimento, o sistema de controlo s sensvel aos sensores de presena (S0,S1). Para efeito de teste, construa tambm um mdulo que em funo dos sinais M e S/d, simule o funcionamento do elevador, sobre uma fila de 8 LEDs, e disponibilize informao de presena no piso.

Pgina - 36

Coleco de Exerccios de Sistemas Digitais Grupo 6

6.11
Pretende-se projectar um sistema automtico de controlo de enchimento de um depsito de lquido, que envolve um motor M e dois sensores V (depsito vazio) e C (depsito cheio). O funcionamento do sistema obedece s seguintes regras: sempre que o depsito estiver vazio (activo o sensor V) accionado o motor, que permanece ligado at activao do sensor C; aps a activao do sensor C (depsito cheio), o motor desligado. O sistema inicia uma espera de 10 segundos, findos os quais o sensor de novo testado. Se no estiver activo, a indicao tida como no genuna e o motor de novo ligado. Caso contrrio, considera-se o depsito cheio e o motor permanece desligado; aps o depsito estar completamente cheio, a ligao do motor s poder ocorrer quando for activado o sensor V, indiciador de depsito vazio. Para efeito de teste, construa tambm um mdulo que simule o funcionamento do depsito, sobre uma fila de 8 LEDs, e disponibilize informao de cheio e vazio (C e V). O enchimento realiza-se enquanto M estiver activo. O esvaziamento do depsito que decorre a metade do ritmo de enchimento, realiza-se enquanto o interruptor manual E o solicitar.

6.12
Considere a estrutura maximum length sequence generator* MLSG (gerador de sequncias com perodo mximo) que gera configuraes a 4 bits. Realize um sistema que efectue a contagem do nmero de configuraes que o MLSG toma at apresentar todos os nmeros primos no intervalo [2,15], partindo aleatoriamente de qualquer estado. O sistema tem as seguintes caractersticas: possui uma entrada START, que desencadeia a evoluo do MLSG; apresenta o resultado da contagem em formato binrio natural a 4 bits. * Victor Pimenta Rodrigues, Mrio Seia Arajo, Projecto de Sistemas Digitais, Presena, Lisboa 1988.

Pgina - 37

Coleco de Exerccios de Sistemas Digitais Grupo 6

6.13
Projecte e realize um temporizador de iluminao accionado por um qualquer nmero de botes que permita atravs de actuaes sucessivas sobre eles, incrementar o tempo de permanncia de luz acesa. Com o objectivo de poupar energia, o sistema dever permitir que a luz seja apagada antes de se completar o tempo estabelecido. Assim sendo o sistema apresentar o seguinte comportamento: quando a luz est apagada, a activao de um dos botes (distribudos ao longo da zona abrangida) provoca a iluminao de todas as lmpadas pelo lapso de um minuto; quando a luz est acesa e ainda no decorreu um segundo desde a activao do ltimo boto a ser premido, a cada toque corresponde a solicitao de mais um minuto na durao do lapso de acendimento at perfazer quatro minutos; quando a luz est acesa e j decorreu mais que um segundo desde a activao do ltimo boto a ser premido, a actuao de um boto faz com que as lmpadas sejam apagadas imediatamente. Para simulao dos botes recorra a teclas do teclado 4x4 disponveis nas caixas de montagem em uso no laboratrio, onde poder tambm aproveitar os osciladores (1Hz 10Hz 100kHz) para apoiar a realizao das temporizaes pretendidas. As lmpadas podem ser simuladas por LEDs.

6.14
O jogo do 31 um jogo para dois jogadores (utilizador e mquina) que consiste em construir uma pilha com 31 peas. Em cada jogada, o jogador tem que colocar uma, duas ou trs peas na pilha. Perde quem coloca a ltima pea. Projecte uma mquina que execute uma estratgia ganhadora (chegar ao valor 30 na pilha). O utilizador sempre o primeiro a jogar, por forma a poder ganhar o jogo. A mquina apresenta dois botes de presso: T e V. Cada toque no boto T corresponde inteno de colocar uma nova pea na pilha. Para validar a jogada, deve premir-se o boto V. A contagem de T cclica no domnio {1,2,3}. Em cada instante, o nmero de peas na pilha apresentado numa fila de LEDs, em cdigo binrio natural.

Pgina - 38

Coleco de Exerccios de Sistemas Digitais Grupo 6

6.15
Realize o controlo de uma fechadura electromecnica, com o seguinte comportamento: a abertura depende de um cdigo, composto por dois dgitos decimais D1 e D2; a tentativa de abertura consiste na actuao sucessiva do boto de presso B1 seguida da actuao sucessiva do boto de presso B2; para introduo do cdigo, o utilizador dispe de um tempo limite, contado a partir da primeira actuao. O tempo limite, considerado em segundos, igual soma dos dois dgitos a introduzir; terminado o tempo, a fechadura abrir, caso o nmero de impulsos efectuado em cada um dos botes corresponda ao cdigo secreto (D1 = actuaes B1 e D2 = actuaes B2); sinal que actua o electroman da fechadura dura aproximadamente um segundo; cdigo secreto previamente estabelecido em dois thumb wheel switches no interior do sistema; B1 e B2 constituem a nica interface com o utilizador no exterior do sistema.

6.16
Num armazm de alta segurana a sada de pessoas controlada por vigilantes. A entrada pode no entanto processar-se autonomamente por outro acesso, sendo necessrio antes de abrir a porta, desactivar o alarme, introduzindo uma sequncia pr-definida. Projecte e realize a chave de alarme que tem como interface um painel com quatro botes. O sistema accionar uma campainha quando a porta for aberta indevidamente. Considere o seguinte comportamento: a desactivao do alarme conseguida se todos os quatro botes do painel exterior forem premidos pela sequncia definida na matriz de codificao, situada no interior do sistema e que composta por duas filas com quatro pontos de ligao cada, permitindo atravs de jumpers ou shunts que se faa corresponder a cada boto uma posio na sequncia; se o alarme estiver activo quando ocorrer a activao do sensor de porta aberta, soar uma campainha que se manter at que seja introduzida a sequncia correcta; alarme ser activado sempre que o sensor de porta aberta for desactivado ou quando um dos botes for premido fora da sequncia resumindo: o estado do alarme depende das ltimas quatro actuaes (em botes diferentes) e do encerramento da porta. Para simulao da interface recorra preferencialmente aos elementos disponveis nas caixas de montagem em uso no laboratrio: o sensor pode ser simulado por um dos comutadores, mas os botes devem ser realizados pelas teclas do teclado 4x4, podendo apenas ser substitudas por contactos com bouncing. A campainha pode ser simulada por um LED.

Pgina - 39

Coleco de Exerccios de Sistemas Digitais Grupo 6

6.17
Realize o controlo de um porto extensvel, accionado por um motor elctrico. Sobre uma fila de 8 LEDs simule a abertura e fecho do porto, admitindo que quando o porto se encontra aberto todos os LEDs esto apagados. Quando se inicia o fecho, vo acendendo, da esquerda para a direita, at que todos fiquem acesos, simulando assim porto fechado. Para controlo de abertura e fecho do porto, dispomos de um boto de presso que por cada vez que premido, promove as seguintes aces sobre o porto: se o porto estiver fechado, inicia a abertura; se o porto estiver aberto, inicia o fecho; se o porto se encontrar em movimento, pra (so tambm motivo de paragem dois sensores de fim de curso); se estiver parado (entreaberto) inicia o movimento em sentido contrrio. Opes: admita a existncia de um detector de obstruo que s tem influncia sobre o porto quando este se encontra em movimento de fecho, provocando a inverso imediata do sentido de movimento. Este sensor quando activado, tambm impede a ordem de fecho dada pelo boto de presso; por motivos de segurana, introduza no sistema um temporizador, para garantir que caso no exista ordem de fecho durante um determinado tempo, o porto inicie automaticamente o fecho, tomando no entanto em considerao a informao fornecida pelo detector de obstruo. O temporizador reiniciado sempre que atinge a posio de aberto.

6.18
Realize um circuito que simule uma roleta, considerando o seguinte: movimento da bola representado por um LED aceso, ao longo de uma fila de oito LEDs. A velocidade decrescente, tal que a diferena entre os tempos de acendimento de dois LEDs consecutivos constante. A bola pode percorrer mais que uma vez a fila de LEDs, como se de vrias voltas se tratasse; a bola posta em movimento por manipulao de um comutador durante um tempo varivel; movimento tem incio a partir do stio onde a bola se encontra, no momento em que desactivado o comutador e percorre um nmero de LEDs proporcional velocidade inicial; a velocidade inicial da bola tanto maior quanto menor for o tempo de activao do comutador. Quando a bola for lanada velocidade mxima, percorre pelo menos 30 LEDs; a relao entre o tempo mnimo em que o primeiro LED pode estar aceso, e o tempo em que est aceso o da penltima posio, programvel.

Pgina - 40

Coleco de Exerccios de Sistemas Digitais Grupo 6

6.19
Realize um jogo de ping-pong em que a mesa de jogo e as duas raquetes so simuladas por uma fila de oito LEDs e por dois interruptores. O jogo obedece aos seguintes critrios: um nico LED aceso indica, em cada instante, a zona da mesa onde a bola se encontra; os interruptores esto imaginariamente colocados nos extremos da mesa; quando a bola atinge um extremo, o jogador pode devolv-la, provocando uma transio ascendente no comutador correspondente; jogador perde um ponto se deixar a bola passar por si sem a devolver; bolar atribudo alternadamente aos dois jogadores, de cinco em cinco bolares at se atingirem 21 pontos. Se o jogo prosseguir para alm dos 21 pontos (quando a diferena pontual entre os dois jogadores de um ponto), o bolar atribui-se ao jogador que venceu o ltimo ponto. jogo termina quando um dos jogadores atinge uma pontuao igual ou superior a 21 pontos com uma diferena pontual para o adversrio maior ou igual a dois pontos. Opes de valorizao: alterao da velocidade da bola em funo da rapidez do jogador na devoluo (quanto menor for a demora entre a chegada da bola e a activao do comutador, maior ser a velocidade); alterao aleatria da velocidade no bolar.

Pgina - 41

Coleco de Exerccios de Sistemas Digitais Grupo 6

6.20
Realize um jogo do tipo do squash em que, alternadamente, dois jogadores batem a bola contra uma parede, situada no extremo de um recinto dividido em cinco zonas, conforme a figura. Considere as seguintes regras: jogo tem incio a partir da "zona um", quando qualquer dos jogadores bate a bola; sempre que a bola retorna, o jogador a quem pertence a vez deve voltar a dirigi-la para a parede; no lcito jogar na mesma zona em que ocorreu a jogada anterior, nem, em caso algum, na "zona cinco"; jogo termina quando, na sua vez, um jogador falha a jogada, assumindo-se derrotado.

z o n a

L E

e s q . c o m d ir .

u t a d o r e s

Sugestes para representao dos elementos do jogo: recinto simbolizado pelos oito LEDs da base de ensaio, os quatro mais direita delimitam a "zona cinco", o que se segue esquerda destes simboliza a "zona quatro" e assim sucessivamente; LED aceso indica, em cada momento, a posio da bola; os oito comutadores da base de ensaio, divididos em dois grupos de quatro, permitem a realizao da jogada a cada um dos dois jogadores, correspondendo em ordem semelhante s quatro zonas de jogo; bater a bola equivale a provocar uma transio ascendente na sada de sinal do comutador correspondente posio actual da bola; o fim do jogo indicado pelo acendimento simultneo dos dois LEDs da esquerda ou dos da direita na "zona cinco", conforme tenha vencido o jogador que manipula os comutadores de um ou de outro lado. Ao mesmo tempo bola colocada na posio inicial, viabilizando o incio de novo jogo.

Pgina - 42