EL CONCEPTO DE INTERRUPCIN Ya que un procesador no puede procesar simultneamente varios trozos de informacin (procesa un trozo de informacin por vez),

un programa que est siendo ejecutado puede, gracias al pedido de interrupcin, ser momentneamente suspendido mientras se produce una interrupcin. El programa interrumpido puede continuar ejecutndose luego. Existen 256 direcciones de interrupcin diferentes. Una interrupcin se convierte en una interrupcin de hardware cuando es solicitada por uno de los componentes de hardware del equipo. En efecto, existen varios perifricos en un equipo. Estos perifricos necesitan generalmente utilizar los recursos del sistema aunque slo sea para comunicarse con el sistema mismo. Cuando un perifrico desea acceder a un recurso, enva un pedido de interrupcin al procesador para llamar su atencin. Los perifricos cuentan con un nmero de interrupcin que se denomina IRQ (Peticiones de Interrupcin. Es como si cada perifrico tirara de un "hilo" que est atado a una campana para sealarle al equipo que desea que le preste atencin. Este "hilo" es, de hecho, una lnea fsica que conecta cada ranura de expansin as como cada interfaz E/S a la placa madre. Para una ranura ISA de 8 bits, por ejemplo, hay 8 lneas IRQ que unen ranuras ISA de 8 bits a la placa madre (IRQ0 a IRQ7). Estos IRQ estn controlados por un "controlador de interrupcin" que se encarga de cederle la palabra al IRQ que posee la mayor prioridad. Al aparecer las ranuras de 16 bits, se agregaron IRQ 8 a 15. En consecuencia , fue necesario agregar un segundo controlador de interrupcin. Los dos grupos de interrupciones estn unidos por IRQ 2 el cual se conecta (o "produce una cascada") a IRQ9. En cierto modo, esta cascada "inserta" IRQ 8 a 15 entre IRQ1 y 3:

Dado que la prioridad va del IRQ inferior al superior y que se insertan IRQ 8 a 15 entre IRQ 1 y 3, el orden de prioridad es el siguiente: 0 > 1 > 8 > 9 > 10 > 11 > 12 > 13 > 14 > 15 > 3 > 4 > 5 > 6 > 7 DMA Los perifricos regularmente necesitan "pedir prestada memoria" del sistema para utilizarla como zona bfer, es decir, un rea de almacenamiento temporario que permita que los datos de E/S sean rpidamente guardados. Por lo tanto, el canal de acceso directo a la memoria, llamado DMA (Acceso Directo a Memoria fue definido precisamente para esto. El canal DMA designa un acceso a una de las ranuras (RAM) memoria de acceso aleatorio del equipo, ubicado por una "direccin de inicio RAM" y una "direccin de fin". Este mtodo permite a un perifrico pedir prestado canales especiales que le brindan un acceso directo a la

memoria, sin necesidad de intervencin, por parte del microprocesador, para descargar estas tareas. Una PC tiene 8 canales DMA. Los primeros cuatro canales DMA poseen un ancho de banda de 8 bits mientras que los DMA 4 a 7 poseen a su vez un ancho de banda de 16 bits. Los canales DMA por lo general suelen asignarse de la siguiente manera: DMA0: libre DMA1: (tarjeta de sonido)/libre DMA2: controlador de disquete DMA3: puerto paralelo (puerto de la impresora) DMA4: controlador de acceso directo a memoria (conectado a DMA0) DMA1: (tarjeta de sonido)/libre DMA6: (SCSI)/libre DMA7: disponible Direcciones base Algunas veces los perifricos necesitan intercambiar informacin con el sistema, razn por la cual se les asignaron direcciones de memoria para enviar y recibir datos. Estas direcciones se denominan "direcciones base" (algunas veces se utilizan los siguientes trminos: "puertos de entrada/salida", "puertos E/S", "direcciones E/S", "direcciones de puertos de E/S", o "puertos base"). El perifrico puede comunicarse con el sistema operativo utilizando esta direccin de base. Por lo tanto, existe solamente una nica direccin de base para cada perifrico. A continuacin, presentamos una lista de algunas de las direcciones base comunes: 060h: Teclado 170h/376h: controlador secundario IDE 1F0h/3F6h: controlador primario IDE 220h: tarjeta de sonido 300h: tarjeta de red 330h: tarjeta adaptador SCSI 3F2h: controlador de unidad de disco 3F8h: COM1 2F8h: COM2 3E8h: COM3 2E8h: COM4 378h: LPT1 278h: LPT2 No obstante, todos estos elementos resultan transparentes para el usuario, es decir que no debe preocuparse por ellos. Conflictos del hardware Una interrupcin es una lnea que une el perifrico al procesador. Una interrupcin es una interrupcin de hardware cuando es solicitada por uno de los componentes de hardware de la PC. Por ejemplo, este es el caso al tocar una tecla y que el teclado llama la atencin del procesador sobre este hecho. No obstante, los 256 interruptores no pueden ser solicitados al

mismo tiempo ya que se interrumpe el hardware y los diferentes perifricos siempre realizan interrupciones muy especficas. Por lo tanto, al instalar las tarjetas de expansin, debe asegurarse que, durante la configuracin, el mismo interruptor no se utilice para dos perifricos diferentes. Si esto sucediera, ocurrira un "conflicto del hardware" y ningn perifrico funcionaria. Verdaderamente, si dos perifricos utilizan el mismo interruptor, el sistema no sabr cmo distinguirlos. Un conflicto del hardware no sucede nicamente cuando dos perifricos poseen el mismo hardware. Tambin puede ocurrir un conflicto cuando dos perifricos poseen la misma direccin E/S o usan los mismos canales DMA. Configuracin IRQ La IRQ de una tarjeta de expansin puede modificarse para asignarle un nmero IRQ que no est siendo utilizado por otro perifrico. En los perifricos ms antiguos, este nmero IRQ se adjunta a los puentes que se encuentran en la placa. En las placas recientes (que poseen un BIOS Plug & Play), el parmetro de recurso (direcciones IRQ, DMA E/S) es automtico. Tambin puede ser realizado por el SO con la ayuda de utilidades que brinda la tarjeta de expansin. Este modo plug & play debe ser desactivado en ocasiones para que puedan modificarse los parmetros manualmente. An no resulta fcil hallar recursos disponibles para todos los perifricos. Por lo tanto, he aqu una lista incompleta de recursos que se utilizan generalmente, los que por consiguiente no pueden asignarse en forma manual:

IRQ Perifrico 0 Reloj interno 1 teclado controlador de interrupcin programable 2 Cascada de IRQ 8 a 15 3 Puerto de comunicaciones COM2/COM4 4 Puerto de comunicaciones COM1/COM3 5 libre 6 controlador de disquete 7 Puerto de impresora LPT1 8 CMOS (Reloj de tiempo real) 9 libre 10 libre 11 libre 12 Puerto del ratn PS2/libre 13 procesador de datos numricos (coprocesador matemtico) 14 controlador de disco duro primario (IDE) 15 controlador de disco duro secundario (IDE)

Dominic Sweetman: See MIPS Run. Morgan Kaufmann Publishers. ISBN 1-55860-410-3 Robert Britton: MIPS Assembly Language Programming. Prentice Hall. ISBN 0-13-142044-5 John Waldron: Introduction to RISC Assembly Language Programming. Addison Wesley. ISBN 0201-39828-1