CAPITULO 4

FAMILIAS LOGICAS DE CIRCUITOS INTEGRADOS

Familias lgicas de circuitos integrados

El uso de circuitos integrados para aplicaciones digitales es prcticamente obligatorio para circuitos desde pequea y mediana escala de integracin (SSI, MSI). Entre sus ventajas estn el bajo consumo de potencia y la ausencia de errores de interconexin. Las diversas familias difieren en los componentes principales que se usan en su circuitera: -TTL y ECL (transistores bipolares) - PMOS, NMOS Y CMOS (transistores unipolares MOSFET)

Familias lgicas de circuitos integrados

Terminologa de circuitos integrados digitales

Parmetros de corriente y voltaje: VIH(min) voltaje de entrada de nivel alto VIL(max) voltaje de entrada de nivel bajo VOH(min) voltaje de salida de nivel alto VOL(max) voltaje de salida de nivel bajo IIH corriente de entrada de nivel alto IIL corriente de entrada de nivel bajo IOH corriente de salida de nivel alto IOL corriente de salida de nivel bajo

Retardo de propagacin:
tPLH retardo en la respuesta de salida cuando pasa de bajo a alto. tPHL retardo en la respuesta de salida cuando pasa de alto a bajo Los tiempos de retardo se miden al 50% de la seal y generalmente no tienen el mismo valor. Se emplean como medida relativa de la velocidad del circuito.

Abanico de salida (factor de carga) se

define como el nmero mximo de entradas lgicas que una salida puede manejar.

 Requisitos de potencia
Cada CI requiere una cierta cantidad de potencia suministrada por uno o mas voltajes de alimentacin conectados al pin o pines de potencia del chip

P = Vcc x Icc Icc(prom) = (Icch + Iccl) / 2 Pd(prom) = Icc(prom) x Vcc Icch : corriente cuando todas las salidas son altas Iccl : corriente cuando todas las salidas son bajas Icc(prom) : corriente promedio entre los 2 estados Pd(prom) : potencia disipada promedio. P : potencia real

Producto velocidad-potencia
Es un medio comn para medir y comparar el desempeo global de potencia. Se obtiene multiplicando el retardo de propagacin de la compuerta por la disipacin de la misma.

Inmunidad al ruido
Es la habilidad de un circuito para tolerar ruido sin cambios espurios en el voltaje de salida Una medida cuantitativa de la inmunidad del ruido se llama margen de ruido
Vnh = Voh(min) Vih(min) Vnl = Vil(mx) Vol(mx)

 Niveles de voltajes invlidos

Es importante conocer los intervalos de voltaje vlidos para la familia lgica que se est trabajando. Los voltajes invlidos son causados por una salida defectuosa debido al abanico de salida o por una fuente de alimentacin que est fuera del rango aceptable.

Accin de suministro de corriente y de consumo de corriente

 Encapsulados de CI
Existen varios tipos de encapsulados que difieren en su tamao fsico, las condiciones medio ambientales y de consumo de potencia bajo. El encapsulado ms usado es el doble en lnea DIP, tiene una muesca en un extremo para diferenciar el pin 1, el espaciamiento entre pines por lo comn es de 100 mils ( un mil es un milsimo de pulgada) En los nuevos mtodos de manufactura se emplea la tecnologa de montaje de superficie, en la cual se coloca un CI en cojinetes conductoras en la superficie de la tarjeta. Otro encapsulado muy popular es el PLCC, tiene terminales en forma de J en los cuatro lados del chip y rotan debajo del CI. Hay otros encapsulados como QFP y TQFP, tienen pines en los cuatro lados de montaje de superficie.

Encapsulados de CI
Paso terminales (mm)

Abreviacin

Nombre de encapsulado

Altura (mm)

DIP SOIC SSOP TSSOP TVSOP PLCC QFP TQFP LFBGA

Encapsulado doble en lnea Circuito integrado de perfil pequeo Encapsulado de perfil pequeo reducido Encapsulado de perfil pequeo reducido y delgado Encapsulado de huella muy pequeo y delgado Portador de chip de plstico con terminales Encapsulado plano qudruple

Dual In-line Package Small Outline Integrated Circuit Shrink Small Outline Package Thin Shrink Small Outline Package Thin Very Small Outline Package Plastic Leaded Chip Carrier Quad Flat Package

5.10 2.65 2.00 1.10 1.20 4.50 4.50 1.60 1.50

2.54 1.27 0.65 0.65 0.40 1.27 0.64 0.50 0.80

Encapsulado plano qudruple delgado Thin Quad Flat Package Matriz de red de bolas de paso fino y perfil bajo Low-profile Fine-pitch Ball Grid Array