Sunteți pe pagina 1din 13

SYSTEME DE CONTROLE D’ACCES ELA CT 1000+L

SEQUENCE 1

1- Architecture des systèmes micro programmés :

1.1- Système minimum à microprocesseur : exemple utilisant un microprocesseur MOTOROLA 6809 :

1 Micro- -processeur ROM RAM PIA 6809 2 3 4 5 6 DECODEUR D’ADRESSES Le
1
Micro-
-processeur
ROM
RAM
PIA
6809
2
3
4
5
6
DECODEUR D’ADRESSES
Le système comprend :

Le microprocesseur, « cerveau du système »2 3 4 5 6 DECODEUR D’ADRESSES Le système comprend : De la mémoire : -

De la mémoire :comprend : Le microprocesseur, « cerveau du système » - morte (ROM : Read Only Memory

- morte (ROM : Read Only Memory : mémoire à lecture seule) pour stocker le programme, ainsi à la mise hors tension celui-ci ne

- vive (RAM : Random Access Memory : mémoire à accès aléatoire) pour ranger les données sur lesquelles le programme travaille. A la mise hors tension toutes ces données

Remarque : mémoire à accès aléatoire ne veut pas dire grand-chose, car la ROM aussi est à accès aléatoire si on veut chipoter, mais ce nom est devenu un usage alors on fait avec

Au moins une interface d’entrée sortie : exemple PIA (Parallel Interface Adapter :chipoter, mais ce nom est devenu un usage alors on fait avec adaptateur d’interface parallèle) ou

adaptateur d’interface parallèle) ou ACIA (Asynchronous Control Interface Adapter qui est une interface série type bus RSXXX). L’interface est le minimum pour que le système puisse communiquer avec d’autres composants ou dispositifs (clavier, décodeur + afficheur 7 segments au plus simple, ou un clavier, un écran, une

imprimante ou un autre ordinateur au plus complexe

)

SYSTEME DE CONTROLE D’ACCES ELA CT 1000+L

SEQUENCE 1

Une circuiterie de contrôle (décodeur d’adresse) pour décider quel circuit communique avec le microprocesseur (note 1)SYSTEME DE CONTROLE D’ACCES ELA CT 1000+L SEQUENCE 1 3 bus : Le bus de données

3 bus :quel circuit communique avec le microprocesseur (note 1) Le bus de données (8 fils sur le

Le bus de données (8 fils sur le 6809) : bidirectionnel, repère 1 , toutes ces lignes sont des entrées et des sorties du µP bidirectionnel, repère 1, toutes ces lignes sont des entrées et des sorties du µP (pas en même temps, mais selon l’opération, le bus est en entrée ou en sortie), pour ranger des données (bus en sortie) de 8 bits dans la RAM ou dans les registres du PIA ou aller chercher (bus en entrée) ou écrire (bus en sortie) des données de 8 bits dans la RAM ou les registres du PIA ou des instructions dans la ROM.

Le bus d’adresses (16 fils sur le 6809) unidirectionnel, repère 2, toutes ces lignes sont des sorties du µP pour sélectionner une case unidirectionnel, repère 2, toutes ces lignes sont des sorties du µP pour sélectionner une case mémoire (8 bits) dans la RAM ou la ROM ou un registre du PIA

Le bus de contrôle bidirectionnel, repère 3, certaines lignes sont des sorties, d’autres des entrées du µP , qui bidirectionnel, repère 3, certaines lignes sont des sorties, d’autres des entrées du µP, qui véhiculent les signaux tels que demande d’écriture par le µP (sortie), demande de lecture par le µP (sortie), demandes d’interruption des

périphériques (entrées). Exemple de ligne de contrôle, la ligne R/ W (Read/ WRITE ),

lecture/ écriture , elle est à 1 si on veut lire une case mémoire, à 0 si l’on veut écrire dans une case mémoire

Note1 : tous les circuits étant reliés sur le bus de donnée, ils ne peuvent pas communiquer en même temps avec le µP. Par exemple, si le µP veut écrire dans la RAM, il ne faut pas que la ROM ou le PIA présentent des données sur le bus en même temps, car elles ont toutes les chances d’être différentes et donc de provoquer des court circuits et la destruction du système, au mieux, si le système ne se détruisait pas, on pourrait avoir la RAM qui met une ligne de donnée à 1 et la ROM qui met la même ligne à 0, donc du 5V relié à du 0V (ce qui s’appelle mettre deux sorties en court-circuit !!!) On utilise alors la commande de sélection de boîtier (chip select) Selon l’adresse à laquelle le µP pointe, adresses qui sont différentes pour la ROM, la RAM et le PIA, le décodeur sait de quel circuit il s’agit et sélectionne le boîtier correspondant en désactivant les autres (mise à l’état haute impédance de leurs lignes de sorties de données et mise en veille du circuit)

Exemple, le µP veut écrire dans un registre du PIA

Il sélectionne le PIA (par la ligne de chip select repérée 6), dont les lignes de données seront actives et met les lignes de données de la RAM et la ROM (par les lignes de chip select 4 et 5) à l’état haute impédance et ces deux circuits en veille.Exemple, le µP veut écrire dans un registre du PIA On n’oubliera pas d’alimenter l’ensemble (ben

l’état haute impédance et ces deux circuits en veille. On n’oubliera pas d’alimenter l’ensemble (ben oui,

On n’oubliera pas d’alimenter l’ensemble (ben oui, il faut rajouter une alimentation) et de rajouter des dispositifs d’entrée et sortie + un quartz pour cadencer le µP + quelques composants de type résistances et condensateurs et on obtient un truc sympa qui fonctionne.

SYSTEME DE CONTROLE D’ACCES ELA CT 1000+L

SEQUENCE 1

1.2- Système à microcontrôleur :

Le microcontrôleur contient au minimum de la ROM, de la RAM, des lignes d’entrée/sortie pour communiquer avec l’extérieur et toute la circuiterie pour gérer l’ensemble. On rajoute des dispositifs d’entrée et sortie + un quartz et quelques composants et (encore) une alimentation et on a un truc beaucoup plus sympa qui fonctionne aussi.

1.3- Alors microprocesseur ou microcontrôleur ?

A la préhistoire de l’informatique, il y a 30 ans, il n’existait que quelques microprocesseursaussi. 1.3- Alors microprocesseur ou microcontrôleur ? Puis sont apparus les microcontrôleurs et en même temps,

Puis sont apparus les microcontrôleurs et en même temps, les microprocesseurs n’ont pas disparu et ont évolué (augmentation de la taille du bus de données : 8 bits auil y a 30 ans, il n’existait que quelques microprocesseurs départ puis 16 puis 32 et

départ puis 16 puis 32 et de la vitesse, au départ 1Mhz, actuellement plus de 3 GHz en standard soit des µP 3000 fois plus rapides en 25 ans, ajout de coprocesseurs au départ (circuits qui ne faisaient que des opérations pour soulager le µP) puis de chipsets qui gèrent des bus supplémentaires (exemple bus PCI) et ajout de cartes (son,

graphiques

mémoire (exemple vidéo). Actuellement : puissance (taille de bus) vitesse et bus hiérarchisés ont considérablement perfectionné les premier PC (début des années 80) qui ramaient à 1Mhz avec 1MO de RAM, il n’y avait aucun ventilateur à cette époque.

)

de plus en plus complexes rapides et puissantes avec leur propre

Les microprocesseurs conviennent aux dispositifs complexes, puissants, rapides et industriels (par exemple le micro-ordinateur équipé d’un Pentium® de chez INTEL à 3 GHz) qui fonctionne très vite mais chauffe donc beaucoup, silicium et vitesse = chaleur, tellement que si on ne le refroidit pas il se détruit en quelques secondes.en plus complexes rapides et puissantes avec leur propre Les microcontrôleurs, de par leur simplicité et

Les microcontrôleurs, de par leur simplicité et leur faible coût conviennent bien aux petits systèmes, avec des fréquences d’horloge de quelques Mhz, industriels ou développées par des bricoleurs, il suffit d’avoir un microcontrôleur, un Programmateur de microcontrôleur, une insoleuse, du perchlorure de fer, un fer à souder et une bonne idée.on ne le refroidit pas il se détruit en quelques secondes. 2- Rappels sur les mémoires

2- Rappels sur les mémoires :

2.1- Différents types de mémoires mortes :

Les ROM à masque : programmées en usine directement sur le silicium par un masque. Moins cher en très grande série qu’une PROM encore moins qu’une EPROM, mais le programme/ou les données à stocker devront être parfait/ou figées et ne pourront plus être modifiés. Elles sont en voie de déclin actuellement.

SYSTEME DE CONTROLE D’ACCES ELA CT 1000+L

SEQUENCE 1

Les PROM (Programmable ROM)

OTPROM (One Time programmable ROM) programmable une seule fois par destruction de micro fusibles par exemple.ELA CT 1000+L SEQUENCE 1 Les PROM (Programmable ROM) EPROM (Erasable PROM) programmables et effaçables -

EPROM (Erasable PROM) programmables et effaçablesseule fois par destruction de micro fusibles par exemple. - Les premières EPROM ont été les

- Les premières EPROM ont été les UVPROM programmables avec un programmateur d’EPROM et effaçables avec un tube à ultra violets (attention les yeux). Principe de programmation : on rend un transistors MOS à grille isolée conducteur/ou non en piégeant/ou pas des électrons au niveau de sa grille en utilisant une tension d’alimentation plus élevée que la tension normale par exemple 25V pour les premières, moins depuis. Les transistors conducteurs donnent un niveau logique en sortie, les transistors bloqués (ceux dont la grille ne contient pas de charges) donnent le niveau complémentaire. Principe d’effacement : on libère les électrons piégés en les soumettant à des photons à haute énergie (lumière UV), il y a une fenêtre sur le boîtier. Il faut respecter le temps dans l’effaceur d’EPROM sinon il reste des électrons captifs et l’EPROM n’est pas totalement effacée. On n’oublie pas de masquer la fenêtre avec autocollant opaque une fois que l’UVPROM est programmée, sinon la lumière du jour suffit à l’effacer ou à endommager le contenu (on a quand même du temps pour mettre l’autocollant !) Remarque, il existe des UVPROM sans fenêtre, on obtient alors une PROM car la mémoire n’est plus effaçable. L’intérêt est que la technique des MOS à grille isolée est moins coûteuse que celle des micros fusibles

- Ensuite sont apparues les EEPROMS (Electrically Erasable PROM) Programmables et effaçables avec des hautes tensions comme les UVPROM au départ puis des tensions de plus en plus basses et avec des technologies plus évoluées et actuellement avec la tension d’alimentation du microprocesseur ou microcontrôleur soit 5V par exemple, ce qui permet d’y écrire en la laissant sur la carte micro et sans utiliser de programmateur, elles n’ont toutefois pas la rapidité ni la facilité d’écriture des RAM et on ne peut pas écrire et effacer indéfiniment un peu comme un CDRW (mais quelques millions de fois quand

même

C’est déjà pas mal)

Un type particulier d’EPROM est l’eprom flash, plus rapide à l’effacement puisqu’on peut l’effacer totalement en une opération ou par pages dont la taille tend à devenir plus petite aujourd’hui. Les EEPROM sont effacées et réécrites octet par octet.millions de fois quand même C’est déjà pas mal) A noter, les RAM à pile intégrée

A noter, les RAM à pile intégrée qui se comportent comme des RAM pour la lecture/écriture mais dont les données persistent quand on coupe l’alimentation (du moins tant que la pile n’est pas déchargée), ce ne sont pas des ROM mais on peut les utiliser tout comme. Elles ont l’avantage d’être rapides et ont peut lire et écrire facilement presque indéfiniment.Les EEPROM sont effacées et réécrites octet par octet. Révisé le 14/12/2006 Page 4/12 Romuald REBECK

SYSTEME DE CONTROLE D’ACCES ELA CT 1000+L

SEQUENCE 1

SYSTEME DE CONTROLE D’ACCES ELA CT 1000+L SEQUENCE 1 Attention : le terme UVPROM est rarement

Attention : le terme UVPROM est rarement utilisé, on devrait même dire UVEPROM Dans les docs on trouve souvent le simple terme d’EPROM pour de l’UVPROM. Une autre confusion existe entre EPROM et EEPROM car une EEPROM est aussi une EPROM, dans tous les cas référez vous à la documentation.

2.2- Différents types de mémoire vive :

la documentation. 2.2- Différents types de mémoire vive : Les RAM dynamiques (Dynamic RAM en anglais)

Les RAM dynamiques (Dynamic RAM en anglais)

L’information est stockée dans des micro condensateurs qui ne conservent la charge que quelques dizaines de nano secondes ce qui oblige à régénérer cette charge toute les 15 ns par exemple. Cette opération s’appelle le rafraîchissement.

Les RAM statiques (Static RAM en anglais) ou SRAMexemple. Cette opération s’appelle le rafraîchissement. L’information est stockée dans des bascules à

L’information est stockée dans des bascules à transistors. L’état de la bascule est stable dans le temps et ces mémoires n’ont pas besoin d’être rafraîchies. Elles sont utilisées pour les mémoires cache des systèmes.

3- Les microcontrôleurs PIC16C5X, généralités

3.1- Architecture interne : de type Harvard par opposition à l’architecture Von Neumann

type Harvard par opposition à l’architecture Von Neumann Architecture Von Neumann (cas du microprocesseur 6809 de

Architecture Von Neumann (cas du microprocesseur 6809 de la société MOTOROLA)

(cas du microprocesseur 6809 de la société MOTOROLA) Une instruction tient dans l’EPROM sous forme de

Une instruction tient dans l’EPROM sous forme de plusieurs octets en anglais bytes (case mémoire de format 8 bits)

- un ou deux octets pour le code opération de l’instruction sans la donnée ou l’adresse

- un ou deux octets pour la donnée ou l’adresse

Il n’y a qu’un bus pour faire les transferts de l’EPROM vers le µP, le bus de données- un ou deux octets pour la donnée ou l’adresse Dans le cas d’une instruction qui

Dans le cas d’une instruction qui tient sur 4 octets, les 4 octets devront être acheminés par le bus de donnée de 8 bits vers le µP les uns après les autres pour être traités soit déjà 4 cycles pour le transfert de la totalité de l’instruction.

cycles pour le transfert de la totalité de l’instruction. Architecture interne Harvard (cas du microcontrôleur PIC

Architecture interne Harvard (cas du microcontrôleur PIC 16C5X de la société MICROCHIP)

du microcontrôleur PIC 16C5X de la société MICROCHIP) Une instruction tient dans l’EPROM sous forme d’un

Une instruction tient dans l’EPROM sous forme d’un mot (en anglais Word) de 12 bits (case mémoire de format 12 bits)

SYSTEME DE CONTROLE D’ACCES ELA CT 1000+L

SEQUENCE 1

- une partie des 12 bits sert ranger le code opération de l’instruction sans la donnée ou l’adresse

- le reste pour la donnée ou l’adresse.

ou l’adresse - le reste pour la donnée ou l’adresse. L’instruction est extraite de la case

L’instruction est extraite de la case mémoire en une fois, coupée en 2 par un décodeur d’instruction et acheminée vers l’unité arithmétique et logique (le « calculateur » du PIC) par deux bus, un bus pour la partie du code opération relative à l’instruction sans la donnée ou l’adresse et un bus pour la donnée ou l’adresse L’avantage de l’architecture Harvard est que l’on gagne en rapidité.

Une case mémoire suffit pour l’instruction qui est lue en un cycle contre 2 à 4 pour le 6809

3.2- Architecture RISC :

Le format de l’instruction est petit (12bits) car le PIC utilise l’architecture RISC (Reduced, Instruction Set Computer : circuit à jeu d’instruction réduit)

En effet il n’y a que

sans la donnée ou l’adresse est plus petit (

Par opposition un 6809 peut exécuter beaucoup plus d’instructions avec 16 bits pour la partie

du code opération relative à l’instruction sans la donnée ou l’adresse.

instructions, donc la partie du code opération relative à l’instruction

bits)

3.3- Pipe Line :

Pour aller encore plus vite, dans le PIC, pendant qu’une instruction s’exécute, la suivante est déjà en train d’être chargée, structure appelée pipe line. Soit encore plus de rapidité.

3.4- Remarque :

Il faut tout de même 4 cycles d’horloge pour exécuter une instruction. Exemple avec un quartz de 4 Mhz, la période d’oscillation est T = 1/ 4 000 000 =

4 périodes sont nécessaires pour traiter une instruction, ce traitement dure donc 4 x

Soit

µs

donc 1 instruction toutes les µs

ns

ns

Soit 1/ 1x10 -6 = 1 000 000 d’instructions par seconde

Donc avec un quartz de 40Mhz (valeur

) 10 000 000 d’instructions par seconde

4- Le PIC utilisé dans OT2 du système ELA (le clavier)

4.1- Rechercher dans la documentation constructeur :

Quelle est la référence du PIC utilisé ?4.1- Rechercher dans la documentation constructeur : Quelle est la fréquence maximale d’horloge de ce circuit

Quelle est la fréquence maximale d’horloge de ce circuit ?constructeur : Quelle est la référence du PIC utilisé ? Quelle est la taille de la

Quelle est la taille de la ROM ? informatique)est la fréquence maximale d’horloge de ce circuit ? mots de bits (1 K=1024 en S’agit-il

mots de

bits (1 K=1024 en

S’agit-il de ROM à masque ou d’EPROM ?est la taille de la ROM ? informatique) mots de bits (1 K=1024 en Révisé le

SYSTEME DE CONTROLE D’ACCES ELA CT 1000+L

SEQUENCE 1

S’il s’agit d’EPROM est ce de L’EEPROM de l’UVPROM ?SYSTEME DE CONTROLE D’ACCES ELA CT 1000+L SEQUENCE 1 Quelle est la taille de la RAM

Quelle est la taille de la RAM ?s’agit d’EPROM est ce de L’EEPROM de l’UVPROM ? Combien y a-t-il de lignes d’entrées sorties

Combien y a-t-il de lignes d’entrées sorties ?L’EEPROM de l’UVPROM ? Quelle est la taille de la RAM ? Combien le circuit possède-t-il

Combien le circuit possède-t-il de broches ?la RAM ? Combien y a-t-il de lignes d’entrées sorties ? 4.2- Circuit équivalent à une

4.2- Circuit équivalent à une broche d’entrée/sortie :

4.2- Circuit équivalent à une broche d’entrée/sortie : La sortie est de type CMOS Utilisant des

La sortie est de type CMOS Utilisant des transistors MOS complémentaires MOS (Metal oxyde Semi conductor) Ce sont des transistors à effet de champ La sortie comprend 2 transistors Un transistor mos canal P Un transistor mos canal N

Un transistor MOS qui conduit est équivalent

à

« une faible résistance (une dizaine à une centaine d’ohms) on la considérera nulle pour des courants raisonnables (100 ohms x 2mA correspond à une chute de tension de 0,2V de même que 20 ohms x 10mA = 0,2 V) donc son modèle sera »

un

interrupteur fermé

Un transistor MOS qui est bloqué est équivalent à un interrupteur ouvert

VDD=5V VSS=0V

est équivalent à un interrupteur ouvert VDD=5V VSS=0V V 1 e r cas : Le MOS

V

1 er cas :

Le MOS canal P conduit Le MOS canal N est bloqué

En sortie on a

V

Etat logique

SYSTEME DE CONTROLE D’ACCES ELA CT 1000+L

SEQUENCE 1

SYSTEME DE CONTROLE D’ACCES ELA CT 1000+L SEQUENCE 1 V 2 è m e cas :

V

SYSTEME DE CONTROLE D’ACCES ELA CT 1000+L SEQUENCE 1 V 2 è m e cas :

2 ème cas :

Le MOS canal P est bloqué Le MOS canal N conduit

En sortie on a

V

Etat logique

3 ème cas :

Le MOS canal P est bloqué Le MOS canal N est bloqué

La sortie est à l’état haute impédance noté Hi , HZ ou HiZ Elle est comme déconnectée

Cette situation est utilisée pour la lecture, la broche est en entrée

est utilisée pour la lecture, la broche est en entrée Lecture de l’état d’une broche Buffer

Lecture de l’état d’une broche

Buffer ou tampon (amplificateur) 3 états (H, L, HiZ) Si le tampon est en lecture, on trouve en sortie ce que l’on a en entrée (RD port est comme la commande d’un « robinet » ouvert si ordre read, fermé sinon)

SYSTEME DE CONTROLE D’ACCES ELA CT 1000+L

SEQUENCE 1

SYSTEME DE CONTROLE D’ACCES ELA CT 1000+L SEQUENCE 1 L ordre read (robinet ouvert) H ordre

L

ordre read (robinet ouvert)

ELA CT 1000+L SEQUENCE 1 L ordre read (robinet ouvert) H ordre read (robinet ouvert) X

H

ordre read (robinet ouvert)

L ordre read (robinet ouvert) H ordre read (robinet ouvert) X pas d’ordre read (robinet fermé)

X

pas d’ordre read (robinet fermé)

La situation où les deux transistors sont conducteurs conduirait à un court-circuit et ne

La situation où les deux transistors sont conducteurs conduirait à un court-circuit et ne

doit pas se produire

La situation où les deux transistors sont conducteurs conduirait à un court-circuit et ne doit pas

4.3- Les ports d’entrée sortie :

Le circuit comprend 20 lignes d’entrée/sortie répartis en 3 ports d’entrée/sortie gérés par 3

registres, 2 ports de 8 bits gérés par les registres

et

et un port de 4 bits gérés par le registre

Repérez PORTA, PORTB et PORTC sur le schéma fonctionnel

Repérez PORTA, PORTB et PORTC sur le schéma fonctionnel Chacune des lignes de ces ports peut

Chacune des lignes de ces ports peut être utilisée soit en entrée soit en sortie, le choix se faisant par la programmation (contenu des registres de contrôle des ports appelés TRISA pour le PORTA, TRISB pour le PORTB TRISC)

Repérez TRISA, TRISB, TRISC sur le schéma fonctionnel

PORTB TRISC) Repérez TRISA, TRISB, TRISC sur le schéma fonctionnel Révisé le 14/12/2006 Page 9/12 Romuald

SYSTEME DE CONTROLE D’ACCES ELA CT 1000+L

SEQUENCE 1

4-4- Programmation de la direction d’une ligne d’entrée sortie :

Retrouver le paragraphe qui explique le fonctionnement dans la doc constructeur :

Pour programmer une ligne en sortie il faut mettre le bit de contrôle de direction dans le

registre TRIS correspondant à

Pour programmer une ligne en entrée il faut mettre le bit de contrôle de direction dans le

registre TRIS correspondant à

Rechercher l’info dans la doc :

Au reset à la mise sous tension toutes les lignes sont programmées par défaut en

Ce qui les met à l’état haute impédance

Cette info se trouve page

4.5- Programmation de la direction d’un port :

On veut programmer le port B pour que RB0, RB1, RB2, RB3, RB4 et RB7 soient en entrée ou simplement à l’état haute impédance (en effet il faut lire la ligne pour qu’elle soit une entrée, voir tampon 3 état) et RB5 et RB6 en sortie

Il faut donc mettre la valeur binaire

dans

Pour charger une valeur dans le registre TRISB, il faut d’abord charger le registre de travail

du microcontrôleur, appelé

avec cette valeur.

Repérez ce registre sur le schéma

avec cette valeur. Repérez ce registre sur le schéma Il faut ensuite ranger le contenu de

Il faut ensuite ranger le contenu de

dans le registre TRIS

SYSTEME DE CONTROLE D’ACCES ELA CT 1000+L

SEQUENCE 1

Donc on veut mettre 10011111B dans TRISB

On charge W avec la valeur 10011111

10011111B dans TRISB On charge W avec la valeur 10011111 Ceci se fait avec l’instruction MOVLW

Ceci se fait avec l’instruction MOVLW 10011111B

Après l’instruction on a :

MOVLW 10011111B Après l’instruction on a : Il faut ensuite ranger le contenu de W dans

Il faut ensuite ranger le contenu de W dans le registre TRISB (remarque : le contenu de W ne disparaît pas)

Ceci se fait avec l’instruction TRIS PORTB

Après l’instruction on a

avec l’instruction TRIS PORTB Après l’instruction on a Bravo ! Vous venez de voir vos 2

Bravo ! Vous venez de voir vos 2 premières instructions

Retrouvez les dans le programme page 31/56, vous voyez, ce n’est pas compliqué !!!

SYSTEME DE CONTROLE D’ACCES ELA CT 1000+L

SEQUENCE 1

On en déduit que les broches n°

Et que les broches n°

haute impédance

du PIC seront des sorties

du PIC seront des entrées ou simplement à l’état

4.6- Ecriture sur un port :

Si maintenant on va écrire un 1 dans RB5 (bit 5 du port B), la broche n°

du PIC sera à

V

Si l’on va écrire un 0 dans RB6, la broche n°

du PIC sera à

V

4.7- Lecture d’un port :

Si le cavalier J1 est en position N, la broche

du PIC est à

V

Si l’on vient lire l’état de cette broche on trouvera un état logique

Ce bit s’appelle RB

4.8- Remarque :

dans le bit

du port B

Un bon principe consiste à ne mettre une ligne en sortie que quand on a besoin d’écrire dessus, donc à la mettre en entrée le reste du temps mais sans la lire (donc état haute impédance). Par exemple on n’écrit sur le clavier que quand on le scrute, le reste du temps les lignes de sortie sont placée en entrée donc à l’état haute impédance et on ne les lit pas, ce sont des sorties ! Cela permet notamment d’écrire dans les ports sans ce soucier de ces bits. Cela permet aussi de ne pas faire conduire un transistor de sortie pendant des heures sans changer l’état de la sortie. On met alors cette sortie à l’état haute impédance (en entrée) et on fixe éventuellement un potentiel sur la broche grâce à une résistance de tirage au +VDD (pull up résistor) ou au 0V (pull down resistor) pour donner quand même un état quand les transistors de sortie sont bloqués (haute impédance) si c’est nécessaire.

Des liens pour des informations sur les mémoires: