ETAPAS DE FABRICAO

O processo de fabricao de um Circuito Integrado consiste de uma srie de passos que so elaborados em uma ordem especfica. A realizao destes passos converte um projeto de circuito em um componente real. No captulo anterior, mostrou-se a tecnologia envolvida em cada um destes passos isoladamente. Neste captulo, mostra-se o processo como um todo e como estes passos se interagem para formar os dispositivos bsicos do CI. Concentrar-se- a ateno nos dois dispositivos que so considerados os mais importantes, ou seja, os transistores MOS e os transistores Bipolares.

2.1 PROCESSO DE FABRICAO MOS

A seguir, ilustra-se o processo de fabricao de um transistor MOS tipo enriquecimento canal n com gate de silcio auto-alinhado, referido, por simplicidade, como transistor nMOS ou somente nMOS. 1. O processo se inicia com um wafer de silcio monocristal com dopagem de impurezas do tipo p nas concentraes de 1015/cm3 a 1016/cm3 e resistividade ente 25 .cm a 2 .cm. A Figura 2.1.a ilustra o wafer. 2. Uma camada de SiO2 com tipicamente 1 m, denominada de xido grosso ("Thick Oxide") ou xido de campo ("Field Oxide"), formada por oxidao sobre o substrato. Essa camada protege a superfcie do wafer contra dopantes (passos posteriores) e tambm funciona como um isolante no qual poder haver deposio de metal, conforme ilustrado na Figura 2.1.b. 3. 4. A superfcie do wafer ento coberta com uma camada de photoresist, conforme pode ser O wafer colocado sob uma radiao ultravioleta atravs de uma mscara. As reas visto na Figura 2.1.c. expostas a luz sero polimerizadas, enquanto que as reas protegidas da luz no se polimerizam e so dissolvidas por produtos qumicos. Este processo corresponde a fotolitografia, conforme indicado na Figura 2.1.d. 5. A remoo das reas no polimerizadas permite a remoo (etching) do SiO2. Com um solvente orgnico remove-se o photoresist remanescente correspondente s reas no polimerizadas, conforme mostra a Figura 2.1.e.

Figura 2.1 - Passos de fabricao de um transistor MOS. 6. Uma camada fina de SiO2, tipicamente com 0,1 m e denominada de xido fino ("Thin

Oxide") ou xido de gate, formada por deposio (CVD) sobre todo o wafer. Novamente, por deposio, formada uma regio de polisilcio que corresponder estrutura do Gate, como indicado na Figura 2.1.f. 7. Processos posteriores de fotolitografia e etching no thin oxide ocorrem sobre as regies correspondentes fonte e ao dreno do transistor. O wafer sofre uma difuso com dopantes tipo n

para efetivamente formar as regies de dreno e fonte, como mostrado na Figura 2.1.g. 8. Uma nova camada de thick oxide formada sobre todo o wafer por deposio (CVD). Novos processos de fotolitografia e etching so realizados para demarcar as reas correspondentes fonte, dreno e gate, como ilustrado na Figura 2.1.h. 9. Finalmente, uma deposio de metal (metalizao) feita para se obter os terminais do Uma variao do processo descrito acima corresponde a etapa de formao da estrutura do gate. Ao invs da deposio do polisilcio, pode ser feita a deposio de um metal (geralmente alumnio), caracterizando um transistor de Gate metlico. A mesma tcnica descrita para o nMOS pode ser aplicada para a construo de um pMOS, observando-se que o substrato do tipo n, e a difuso ser com dopantes do tipo p [Pucknell 85] [Weste 88]. 2.1.1 TECNOLOGIA CMOS dreno, fonte e gate do transistor, como representado na Figura 2.1.i.

A tecnologia CMOS reconhecida como lder nos sistemas VLSI existentes e futuros, pois apresenta um baixo consumo de potncia esttica e tem a capacidade de proporcionar um menor produto potncia-atraso do que as tecnologias nMOS ou pMOS. Uma das tcnicas usadas para produzir circuitos CMOS conhecida como processo de poo p, ou "p-well process". Por simplicidade, se so ilustradas apenas algumas amostras representativas de sees transversais dos dispositivos. As etapas tpicas de fabricao so: 1. O wafer recebe inicialmente uma dopagem moderada do tipo n. ento formado um poo p, ou um p-well (normalmente de 4 m a 6m), para a formao de dispositivos canal n, sendo que o dispositivo p formado diretamente no substrato (tipo n). O thick oxide removido para a formao do p-well, como indicado na Figura 2.2.a. 2. A prxima mscara define as reas de thin oxide necessrias para permitir a implantao dos gates dos transistores e permitir futuras difuses referentes fonte e ao dreno dos dispositivos, como mostrado Figura 2.2.b. 3. 4. A rea correspondente ao gate dos dispositivos formada por deposio de polisilcio Uma mscara p+ ou "p-plus" usada para indicar as reas do thin oxide (e polisilcio) que sobre o wafer, como pode ser visto na Figura 2.2.c. devero receber implantao p+. Observe que a implantao inica no requer a remoo do thin oxide, pois os ons so capazes de atravessar o thin oxide, para efetuar a difuso. Com esta

mscara foram formados o dreno e a fonte do dispositivo de canal p, como ilustrado na Figura 2.2.d. 5. Uma mscara n+ ou "n-plus" seria necessria para indicar as reas do thin oxide (e polisilcio) que deveriam receber implantao n+. Na verdade no se necessita de uma nova mscara, e sim um complemento da mscara p+, pois as regies que no so tipo p, recebero implantao n+, como apresentado na Figura 2.2.e. 6. 2.2.f. 7. A metalizao ento feita na superfcie do wafer, e uma nova remoo feita para se estabelecer as conexes eltricas, como representado na Figura 2.2.g. Aps o revestimento do wafer com uma nova camada de SiO2, buracos para contatos so definidos, o que envolve a remoo do SiO2 dos locais apropriados,como ilustrado na Figura

Figura 2.2 - Processo de fabricao CMOS p-well.

8.

Como ltimo passo do processo (no ilustrado), ocorre a passivao do wafer e a abertura

de pontos de contato com os terminais do Circuito Integrado. A passivao protege o wafer contra novos agentes contaminantes e umidade ambientais que poderiam alterar as caractersticas do circuito. No passo 4, em que houve difuso p+ em um substrato tipo n, permitiu-se a formao de dispositivos tipo n. Se a difuso p+ fosse efetuada em substrato (ou poo) tipo p, haveria a formao de contato hmico. Contato hmico resistivo por natureza e no envolve natureza retificadora (como no caso do diodo), pois no h juno semicondutora, e, portanto, permite fluxo de corrente em as ambas direes. Da mesma forma, poderiam ser feitos contatos hmicos por difuso n+ em substrato (ou poo) tipo n. A seo transversal do dispositivo completo da Figura 2.2.g ilustrada novamente na Figura 2.3.a, podendo-se verificar na Figura 2.3.b o seu layout, que corresponde s mscaras necessrias sua confeco. A Figura 2.3.c apresenta o diagrama eltrico do inversor que foi produzido.

Figura 3 - Inversor CMOS p-well. (a) Seco Transversal, (b) Mscaras, (c) Diagrama Eltrico. Na realidade, alm dos contatos para fonte e dreno dos transistores, so feitos tambm, como visto na Figura 2.4, contatos de VDD no substrato n e contactos de VSS no p-well. Estes contatos, conhecidos como contactos hmicos, evitam que o Circuito Integrado sofra "Latch up", que poderia destru-lo. O efeito Latch up ser visto no captulo de modelagem.

Figura 2.4 - Contatos de Substrato. (a) Seco Transversal, (b) Mscaras.

At recentemente, o processo p-well tem sido uma das tcnicas mais comuns de fabricao CMOS. Entretanto, existe uma outra tcnica de fabricao CMOS denominada de processo poo n ou "n-well" que tem como vantagem poder ser fabricado na mesma linha de montagem de nMOS convencionais. Os passos de fabricao tpicos de um n-well so similares aos do p-well, exceto que o n-well usado. Existe ainda outra tecnologia de fabricao CMOS denominada de poos gmeos ou "Twin-Tub". Esta tecnologia proporciona base para uma otimizao distinta dos transistores tipo p e n, tornando possvel que a tenso de limiar (tenso "threshold"), efeito de corpo e ganho associado a estes dispositivos sejam independentemente otimizados. A seqncia do processo similar ao p-well, exceto quanto formao de dois poos como ilustrado na Figura 2.5. Geralmente, o material inicial um substrato p+ ou n+, com uma camada epitaxial levemente dopada usada para proteo contra o latch-up. Alm disto, esta camada permite o crescimento de camadas de silcio de alta pureza, espessura controlada, com concentraes exatas de dopantes e distribudas homogeneamente [Pucknell 85] [Weste 88].

Figura 2.5 - Processo CMOS twin-tub. (a) Mscaras, (b) Seco Transversal.

2.1.2 TECNOLOGIA BIPOLAR

A fabricao de um transistor bipolar envolve de cinco a oito passos de difuso e mscaras. A sequncia de alguns destes passos bsicos ilustrado na Figura 2.6 para o caso de um transistor bipolar npn. O material inicial um wafer com dopagem tipo p tpica de 1016/cm3. No primeiro passo de mascaramento e difuso, ilustrado na Figura 2.6.a, forma-se uma camada n+ de baixa resistividade, que eventualmente formar um caminho de baixa resistncia para a corrente dentro da regio de coletor do transistor resultante. Uma vez que esta camada ser coberta por uma camada epitaxial, ela chamada de camada enterrada ou "buried layer". Depois de formada a buried layer, o xido restante removido e uma camada epitaxial tipo n formada sobre a superfcie de todo o wafer, como visto na Figura 2.6.b. A espessura e a concentrao de dopantes desta camada epitaxial determinam a tenso de ruptura do transistor (uma camada de 15m e com 2x1015/cm3 origina uma tenso de ruptura de 30V). Observe que, durante o processo de formao da camada epitaxial, a buried layer tambm se difunde de alguma forma para dentro desta.

Figura 2.6- Processo de fabricao de dispositivos bipolares. Aps o crescimento epitaxial, uma camada de SiO2 formada na superfcie do wafer. Em seguida feita uma difuso tipo p como ilustrado na Figura 2.6.c. A finalidade desta difuso formar uma parede de isolao ("isolation walls") que penetra pela camada epitaxial n at o substrato p. Devido profundidade em que esta difuso deve penetrar, ela requer horas de difuso temperaturas acima de 1200oC. Note que as paredes de isolao no alcanam a buried layer. Isto feito para evitar a formao de uma juno pn de baixa tenso de ruptura e assegurar que a parede de isolao alcance o substrato, formando uma camada contnua envolvente para a buried layer e a camada epitaxial. O prximo passo de mascaramento e difuso forma a base (tipo p) do transistor, com uma profundidade de 1 a 3m, como visto na Figura 2.6.d. Aps a difuso da base, a regio do emissor (tipo n+) com uma profundidade de 0,5 a 2,5m formada, como visto na Figura 2.6.e . Visto que as diferenas em profundidade das difuses da juno base-emissor determinam a largura da base do transistor, a profundidade da difuso do emissor controlada para ser

aproximadamente entre 0,5 e 1m a menos que a difuso da base. Observe que, na realidade, ao mesmo tempo da formao do emissor, feita uma outra difuso n+ dentro da camada epitaxial (correspondente a regio do coletor) que servir como contato hmico de baixa resistncia para o terminal do coletor. Isto necessrio porque o contato direto do alumnio com um substrato de baixa dopagem difcil de ser obtido. Finalmente, so feitas as deposies de metal formando efetivamente os contactos dos terminais do transistor, como ilustrado na Figura 2.6.f [Grebene 84]. A grande maioria dos transistores bipolares usados em CIs so npn, entretanto, em alguns circuitos, necessitam-se de dispositivos pnp. Os dois tipos de transistores pnp empregados so o transistor pnp lateral "lateral pnp" e o transistor pnp vertical ou de substrato "vertical pnp or substrate pnp". Um transitor pnp lateral mostrado na Figura 2.7. Este formado pela difuso simultnea (tipo p) das regies do coletor e do emissor, sendo um processo bastante similar construo do transistor npn, requerendo apenas algumas janelas adicionais para os passo de mascaramento. Apesar do transistor pnp lateral apresentar um baixo valor de F (tipicamente 20), tem sido o melhor pnp disponvel em CIs.

Figura 2.7 - Transistor pnp lateral. Um transistor pnp vertical tpico mostrado na Figura 2.8. Este transistor pode ser fabricado simultaneamente e no mesmo processo dos transistores npn, sendo usado em aplicaes que exigem altas correntes e altas potncias. Como o coletor eletricamente conectado ao substrato (normalmente o terra), este transistor est limitado configurao de coletor comum, restringindo-se sua aplicaes [Sedra 91] [Millman 87]. Devido alta transcondutncia do transistor bipolar, este capaz de fornecer uma maior corrente por unidade de rea de silcio que o MOSFET. A combinao do MOS e do bipolar em um nico processo conhecida como BIMOS ou BICMOS e tem demonstrado ter um desempenho duas vezes maior que o MOS convencional. As propriedades do transistor bipolar tornam a tecnologia BICMOS ideal para aplicaes que requerem circuitos digitais e analgicos no mesmo CI [Brown 91].

Figura 2.8 - Transistor pnp vertical.