Surse de alimentare

BARGAOANU DANIELA FLORENTINA Pentru alimentarea aparaturi electronice sunt necesare surse de energie de curent continuu. Aceste surse pot fi surse chimice (baterii galvanice, acumulatoare) sau redresoare. Prin redresor se ntelege un circuit electronic capabil sa transforme energia electrica de curent alternativ n energie electrica de curent continuu. Alimentarea redresoarelor se face de obicei de la reteaua de energie electrica.Redresoarele de puteri mici ( pna la 1 kW) se alimenteaza n curent alternativ monofazat, iar cele de puteri mari se alimenteaza n curent alternativ trifazat. Dintre elementele componente ale redresorului cele electronice trebuie sa aiba proprietatea de a conduce unilateral, respectiv sa prezinte o caracteristica pronuntata neliniara si sa functioneze n regim neliniar. Se pot folosi diode cu vid (kenotroane), diode semiconductoare, tiratroane, tristoare, etc. Schema bloc a unui redresor (fig1) contine urmatoarele elemente (pornind de la sursa de energie alternativa, -de obicei reteaua electrica-) : -transformatorul de retea, cu ajutorul caruia se obtine n secundar valoarea tensiunii alternative ce trebuie redresata ; -elementul redresor, cu proprietati de conductie unilaterala, la iesirea caruia se obtine o tensiune (de un singur sens) pulsatorie ; -filtru de netezire, cu rolul de a micsora pulsatile tensiuni redresate, rednd o tensiune ct mai apropiata de cea continua ; -rezistenta de sarcina pe care se obtine tensiunea continua. n anumite cazuri, aceasta schema bloc poate fi completata cu un etaj suplimentar de stabilizare si de reglare a tensiunii continue obtinute. Sunt, de asemenea, cazuri n care unele elemente ale schemei pot lipsi: de exemplu poate lipsi transformatorul de retea sau, n cazul unor instalatii industriale, care functioneaza cu tensiune pulsatorie, pote lipsi filtrul de netezire.

Fig 1. Schema bloc a unui redresor a-sursa de curent (reteaua); b- transformatorul; c- elementul redresor; d- filtrul e- sarcina pe care se obtine tensiunea continua Clasificarea redresoarelor Redresoarele se pot clasifica dupa urmatoarele criterii: Dupa tipul tensiunii alternative redresate (numarul de faze): -Redresoare monofazate; -Redresoare polifazate (de obicei trifazate); Dupa numarul de alternante al curentului alternativ pe care le redreseaza: -Redresoare monoalternanta; -Redresoare bialternanta. Dupa posibilitatea controlului asupra tensiunii redresate: -Redresoare necomandate; -Redresoare comandate sau reglabile. Dupa natura sarcinii:

-Redresoare cu sarcina rezistiva (R); -Redresoare cu sarcina inductiva(RL); -Redresoare cu sarcina capacitiva(RC).

Circuit electronic de tip digital: codificatoare-decodificatoare

Codificatorul este circuitul logic folosit pentru a realiza conversia unui numr zecimal n cod binar sau BCD. El furnizeaz la ieire un cuvnt de cod de mai muli bii la activarea uneia sau mai multor intrri. Codificatorul de adres realizeaz codificarea binar a unui numr zecimal. El este realizat n dou variante: Ca circuit neprioritar, folosit atunci cnd se activeaz o singur intrare Ca circuit prioritar, folosit atunci cnd se activeaz mai multe intrri Codificatorul de adres neprioritar are 7 intrri (I1 I7) i 3 ieiri (A0, A1, A2).
I 1 I 2 I3 I4 I5 I6 I7 A2 A1 A0

Fig.1 Schema bloc a codificatorului de adres neprioritar La activarea unei intrri cu nivel logic 1, pe ieiri apare codul binar corespunztor intrrii activate. I1 1 0 0 0 0 0 0 I2 0 1 0 0 0 0 0 I3 0 0 1 0 0 0 0 I4 0 0 0 1 0 0 0 I5 0 0 0 0 1 0 0 I6 0 0 0 0 0 1 0 I7 0 0 0 0 0 0 1 A2 0 0 0 1 1 1 1 A1 0 1 1 0 0 1 1 A0 1 0 1 0 1 0 1

Fig.2 Tabelul de adevr al codificatorului de adres neprioritar n cazul activrii simultane a mai multor intrri exist posibilitatea apariiei unei adrese eronate pe ieiri. Codificatorul de adres neprioritar este realizat cu pori logice de tip SAU (OR). Codificatorul de adres prioritar este realizat astfel nct pe ieiri apare codul intrrii cu prioritatea cea mai mare dintre cele activate. n acest scop fiecrei intrri de date i se asociaz o prioritate, care crete cu numrul su de ordine.
0 1 2 3 4 5 6 7 EI A 2 A 1 A0 EO GS

Fig.3 Schema bloc a codificatorului de adres prioritar

Circuitul are att intrrile ct i ieirile active pe nivel logic 0:

8 intrri prioritare de date, 0 7 ; intrare de condiionare a funcionrii, EI ; ieire care semnalizeaz faptul c toate intrrile de date sunt inactive, EO ; ieire care semnalizeaz faptul c cel puin o intrare de date este activat, GS ; 3 ieiri pe care apare, complementat, codul binar corespunztor intrrii de date cu prioritatea cea mai mare dintre cele activate, A 2 , A1 , A 0 .

EI
1
0

0 0 0 0 0 0 0 0

GS 7 A 2 A1 A 0 EO x 1 1 1 1 1 1 1 1 1 0 1 x x x x x x x 0 0 0 0 1 0 x x x x x x 0 1 0 0 1 1 0 x x x x x 0 1 1 0 1 0 1 0 x x x x 0 1 1 1 0 1 1 1 0 x x x 0 1 1 1 1 1 0 0 1 0 x x 0 1 1 1 1 1 1 0 1 1 0 x 0 1 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 Fig.4 Tabelul de adevr al codificatorului de adres prioritar

0 x 1

1 x 1

2 x 1

3 x 1

4 x 1

5 x 1

6 x 1

Codificatorul de adres prioritar exist ca circuit integrat i are codul de catalog 74148.
10 11 12 13 1 2 3 4 5 9 7 6 14

0 1 2 3 4 5 6 7 EI 74148

A0 A1 A2 GS

EO

15

Fig.5 Codificatorul de adres prioritar 74148 Codificatorul zecimal-BCD codific un numr zecimal n cod BCD. El exist ca circuit integrat , avnd cele 9 intrri i 4 ieiri active pe nivel logic 0. Codul de catalog al integratului este 74147.

11 12 13 1 2 3 4 5 10

1 2 3 4 5 6 7 8 9 74147

A B C D

9 7 6 14

Fig.6 Codificatorul zecimal - BCD 74147 Decodificatorul (DCD) este circuitul logic care activeaz una sau mai multe ieiri n funcie de un cuvnt de cod (adres) aplicat pe intrri. Decodificatorul BCD-zecimal convertete un numr din BCD (zecimal codat binar) n cod zecimal. Circuitul are 4 intrri de adres (A, B, C, D) i 10 ieiri active pe nivel logic 0 ( 0 9 ).

A B C D

DCD BCD/zecimal 0 1 2 3 4 5 6 7 8 9

Fig.7 Schema bloc a decodificatorului BCD-zecimal Decodificatorul identific codul BCD aplicat pe intrri i activeaz prin 0 logic linia de ieire corespunztoare acestui cod. A B C D 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Fig.8 Tabelul de adevr al decodificatorului BCD-zecimal

Strile 1010, 1011, 1100, 1101, 1110, 1111 sunt considerate stri false pentru c nu sunt incluse n codul BCD. La aplicarea codului corespunztor uneia din aceste stri, toate ieirile circuitului vor fi pe nivel logic 1. Decodificatorul BCD-zecimal se poate realiza cu 10 pori I NU (NAND), sau poate fi utilizat circuitul integrat 7442.
0 1 2 3 4 5 6 7 8 9 1 2 3 4 5 6 7 9 10 11

15 14 13 12

A B C D

7442

Fig.9 Decodificatorul BCD - zecimal 7442 Decodificatorul BCD- 7 segmente comand sistemele de afiaj numeric realizate cu apte segmente luminoase care pot fi becuri, diode electroluminiscente (LED-uri) sau cristale lichide. Circuitul are 4 intrri de adres (A, B, C, D) i 7 ieiri (a, b ,c, d, e, f, g) care comand apte segmente dispuse sub forma cifrei 8.
a

A B C D

DCD BCD/7 segmente a b c d e f

a.

f e

b c

b.

Fig. 10 Decodificatorul BCD-7 segmente: a. Schema bloc; b. Dispunerea segmentelor n sistemul de afiaj numeric Afiarea cifrei dorite ( vezi Fig. 11) se poate obine pornind de la starea iniial n care segmentele sunt fie toate aprinse, fie toate stinse.

Fig.11 Configuraia cifrelor n sistemul de afiaj numeric Starea segment aprins se asociaz cu valoarea logic 1, iar cea de segment stins, cu valoarea logic 0.

A B C D 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 2 3 4 5 6 7 8 9

a b c d e f 1 0 1 1 0 1 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 0 1 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 0 0 0 1 1 1 0 1 1

g 0 0 1 1 1 1 1 0 1 1

Fig.12 Tabelul de adevr al decodificatorului BCD-7 segmente Pentru decodificatorul BCD-7 segmente exist dou circuite integrate, circuitul 7448 care respect tabelul de adevr din Fig.12 i circuitul 7446 care are aceleai conexiuni externe ca i 7448, dar este proiectat pornind de la ipoteza c toate segmentele sunt iniial stinse i se aprind cele corespunztoare afirii cifrei dorite.
7 1 2 6 4 5 3 1 2 4 8 BI/RBO RBI LT 7446 A B C D E F G 13 12 11 10 9 15 14

7 1 2 6 4 5 3

1 2 4 8 BI/RBO RBI LT 7448

A B C D E F G

13 12 11 10 9 15 14

Fig.13 Decodificatoarele BCD 7 segmente 7446 i 7448