Sunteți pe pagina 1din 5

Sisteme cu microprocesoare [1] 1.0.

Un microcontroler pe un cip este definit ca: (c) un microprocesor ce contine pe cip porturi de I/E 1.1. Un microprocesor de 8 biti, poate avea: b) magistrala de adrese de 8 biti, magistrala de date de 8 biti c) magistrala de adrese de 16 biti, magistrala de date de 8 biti 1.2. 64 ko de memorie RAM static pot fi acoperiti de : nici una 1.3. Pentru obtinerea semnalului de selectie a unui circuit de memorie de tip RAM static aflat intr-un sistem cu microprocesor 8086 configurat in modul minim, se utilizeaza: a) M/IO b) RD si/sau WR d) linia AD0 a magistralei de date (daca circuitul este plasat la adresa para) 1.4. Pe durata executiei unei instructiuni de I/E, intr-un sistem cu microprocesor sint active semnalele: e) READ sau WRITE 1.5. Pe durata executiei instructiunii POP AX, sint active urmatoarele semnale intr-un sistem cu p 8086 configurat in modul maxim: (a) DEN (c) MRDC citeste mem 1.6. O cerere de intrerupere sosita pe linia NMI este intotdeauna acceptata de p 8086 daca: (e) nu exista o cerere de acces la magistrala de date 1.7. Intr-un microprocesor, unitatea aritmetice-logica face parte din: (c) sectiunea de CONTROL 1.8. Operatiile de I/E pot fi efectuate: (e) prin executarea unei instructiuni de INPUT sau OUTPUT 1.9. Daca registrul CS contine valoarea 1020H iar registrul IP contine valoarea 3040H, atunci microprocesorul 8086 va extrage urmatoarea instructiune din memorie de la adresa: c) 13240H 1.10. Daca 9CH este octetul furnizat de 8259A pe durata unui ciclu de acceptare a intreruperii intr-un sistem in memoria caruia sint inscrise valorile (9C)=04, (9D)=03, (9E)=02, (9F)=01 si (270)=10, (271)=20, (272)=30, (273)=40 { prin (ADR)=VAL intelegind ca la adresa ADR este memorata valoarea VAL, ambele scrise in baza hexazecimala }, atunci prima instructiune a rutinei de tratare a intreruperii respective va fi citita de microprocesorul 8086 de la adresa: b) 03142H 2.0. Un microprocesor reprezinta: (d) unitatea aritmetico-logica a unui microcalculator 2.1. Un microprocesor de 16 biti, poate avea: b) magistrala de adrese de 32 biti, magistrala de date de 16 biti 2.2. 32 ko de memorie EPROM pot fi acoperiti de : b) 8 circuite 4k x 8 c) 32 circuite 1k x 8 d) 16 circuite 4k x 8 e) 2 circuite 32k x 8 2.3. Pentru obtinerea semnalului de selectie a unui circuit de memorie de tip RAM dinamic aflat intr-un

sistem cu microprocesor 8086 configurat in modul maxim, se utilizeaza: c) unele din liniile A19-A0 2.4. Pe durata efectuarii unui transfer de la microprocesor catre un port de I/E apartinind unui sistem cu microprocesor 8086 configurat in modul maxim, sint active semnalele: d) IOWC e) READY 2.5. Pe durata executiei instructiunii POP AX, sint active urmatoarele semnale cu p 8086 configurat in modul maxim: (b) MWTC 2.6. O cerere de intrerupere sosita pe linia INTR este acceptata intotdeauna de catre p 8086 daca: (c) nu exista in asteptare o intrerupere NMI (e) intreruperile externe mascabile au fost activate si nu exista o cerere de acces la magistrala de date 2.7. Urmatoarele sectiuni apartin structurii hardware a unui microprocesor: (c) sectiunea de intreruperi (e) sectiunea de control 2.8. Un transfer DMA inseamna transferarea unui bloc de date intre: (a) 2 zone de memorie diferite (d) 2 porturi de I/E 2.9. Daca registrul CS contine valoarea 3040H iar registrul IP contine valoarea 1020H, atunci microprocesorul 8086 va extrage urmatoarea instructiune din memorie de la adresa: a) 31420H 2.10. Daca 34H este octetul furnizat de 8259A pe durata unui ciclu de acceptare a intreruperii intr-un sistem in memoria caruia sint inscrise valorile (34)=01, (35)=02, (36)=03, (37)=04 si (D0)=04, (D1)=03, (D2)=02, (D3)=01 { prin (ADR)=VAL intelegind ca la adresa ADR este memorata valoarea VAL, ambele scrise in baza hexazecimala }, atunci prima instructiune a rutinei de tratare a intreruperii respective va fi citita de microprocesorul 8086 de la adresa: b) 4231H

3.0. Un circuit latch: (a) este utilizat pentru memorarea informatiilor (d) este utilizat la decodificari in sistemele p (e) contine mai multe celule bistabile si porti tampon (tri-state) 3.1. Un microprocesor de 16 biti, poate avea: a) magistrala de adrese de 8 biti, magistrala de date de 16 biti c) magistrala de adrese de 16 biti, magistrala de date de 16 biti d) magistrala de adrese de 20 biti, magistrala de date de 16 biti 3.2. Un spatiu de minim 16 ko de memorie RAM dinamic poate fi realizat cu: a) 8 circuite 16k x 1 b) 4 circuite 16k x 8 c) 2 circuite 16k x 8 d) 34 circuite 4k x 1 e) 3 circuite 8k x 8 3.3. Pentru obtinerea semnalului de selectie a unui circuit de memorie de tip RAM, in general se utilizeaza: b) linii ale magistralei de adrese 3.4. Pe durata efectuarii unui transfer de la un port de I/E catre microprocesorul 8086 configurat in modul minim, sint active semnalele: b) CLK sau e) DT/R = 1 3.5. Pe durata executiei instructiunii PUSH AX, sint active urmatoarele semnale intr-un sistem cu p 8086 configurat in modul maxim: (b) DEN (c) DT/R = 1 3.6. Sistemul de intreruperi al p 8086 accepta: b)intreruperi hardware nemascabile sosite pe linia NMI d) intreruperi software e) intreruperi generate intern in controlerul de intreruperi 8259A 3.7. Un ciclu de instructiune al unui microprocesor incepe cu: (d) citirea de catre p a adresei si semnalelor de control specifice instructiunii respective 3.8. In cazul adresarii directe, adresa datei ce va fi transferata este data de: (d) octetii memorati imediat dupa codul operatiei 3.9. Daca registrul CS contine valoarea 1234H iar registrul IP contine valoarea 5678H, atunci microprocesorul 8086 va extrage urmatoarea instructiune din memorie de la adresa: c) 179B8H 3.10. Daca 80H este octetul furnizat de 8259A pe durata unui ciclu de acceptare a intreruperii intr-un sistem in memoria caruia sint inscrise valorile (80)=80, (81)=81, (82)=82, (83)=83, si (200)=80, (201)=10, (202)=01, (203)=08 { prin (ADR)=VAL intelegind ca la adresa ADR este memorata valoarea VAL, ambele scrise in baza hexazecimala }, atunci prima instructiune a rutinei de tratare a intreruperii respective va fi citita de microprocesorul 8086 de la adresa: e) nici una din adresele de mai sus 4.0. Un microcalculator este: (b) un p cu resurse proprii de memorie RAM si EPROM, si interfete I/E SAU (d) un calcultor avint ca unitate centrala un microprocesor

4.1. Un microprocesor cu 16 linii de date poate adresa direct cel mult: a) 256 porturi de I/E SAU b) 256 porturi de I sau 256 porturi de E ? 4.2. Un spatiu de minim 10 ko de memorie RAM poate fi realizat cu: b) 5 circuite 2k x 8 c) 3 circuite 4k x 8 4.3. Pentru obtinerea semnalului de selectie a unui circuit de memorie de tip EPROM aflat intr-un sistem cu microprocesor 8086 configurat in modul maxim, se utilizeaza: e) unele linii ale magistralei de adrese 4.4. Pe durata executiei instructiunii IN, intr-un sistem cu microprocesor 8086 configurat in modul maxim, pot fi active semnalele: d) DEN e) DT/R = 0 4.5. Pe durata executiei instructiunii PUSH AX, sint active urmatoarele semnale intr-un sistem cu p 8086 configurat in modul maxim: (e) CLK (de la iesirea circuitului 8284) 4.6. Intr-un sistem cu p 8086 pot exista: (b) 256 vectori de intrerupere (c) 256 tipuri de intrerupere (d) 256 adrese de rutine de tratare a intreruperii (e) intreruperi generate software si hardware 4.7. Definitia (pentru cazul general) a unui port de I/E: Un port de I/E este un echipament care permite: (b) efectuarea schimbului de informatii intre p si exteriorul sistemului (c) achizitia marimilor analogice dintr-un proces industrial (d) stabilirea comunicatiei intre 2 sisteme cu p 4.8. In cazul adresarii imediate, adresa datei ce va fi transferata este data de: (d) nu este necesara specificarea adresei intrucit data insasi se afla in octetii memorati imediat dupa codul operatiei 4.9. Daca registrul CS contine valoarea 1213H iar registrul IP contine valoarea 1312H, atunci microprocesorul 8086 va extrage urmatoarea instructiune din memorie de la adresa: e) 13442H 4.10. Daca 44H este octetul furnizat de 8259A pe durata unui ciclu de acceptare a intreruperii intr-un sistem in memoria caruia sint inscrise valorile (44)=10, (45)=0, (46)=10, (47)=0, si (110)=0, (111)=10, (112)=10, (113)=0 { prin (ADR)=VAL intelegind ca la adresa ADR este memorata valoarea VAL, ambele scrise in baza hexazecimala }, atunci prima instructiune a rutinei de tratare a intreruperii respective va fi citita de microprocesorul 8086 de la adresa: c) 110H

5.0. Circuitele tampon (buffere): (d) sint utilizate pentru accesul diferitelor componente la magistrala de date a sistemului 5.1. Un microprocesor avind 8 linii de adresa si 8 linii de date, poate adresa cel mult: c) 256 octeti e) 256 x 8 biti 5.2. Un spatiu de minim 12 ko de memorie RAM static poate fi realizat cu: a) 48 circuite 2k x 1 b) 5 circuite 4k x 8 e) 2 circuite 8k x 8 5.3. Care din urmatoarele semnale se utilizeaza deobicei pentru decodificarea adresei si obtinerea semnalului de selectie pentru un circuit de memorie de tip PROM aflat intr-un sistem cu microprocesor 8086 configurat in modul minim: b) M/IO e) unele linii ale magistralei de adrese 5.4. Pe durata executiei instructiunii OUT, intr-un sistem cu microprocesor 8086 configurat in modul minim, sint active semnalele: b) ALE c) M/IO = 0 d) WR 5.5. Intr-un sistem cu p 8086, efectuarea unei operatii de acces la memorie pe parcutsul careia BHE = A0 = 1, inseamna: (d) nu poate exista o astfel de situatie 5.6. In cazul p 8086, rutina de tratare a intreruperii generate de instructiunea INT 32 poate fi plasata (respectind recomandarile firmei INTEL): (c) intotdeauna la adresa 128H 5.7. Un program in cod masina direct executabil de catre p este compus dintr-o succesiune coerenta de: (a) cifre binare 0 sau 1 5.8. Stiva intr-un sistem cu p 8086 este: (d) o zona de memorie RAM pentru salvarea diferitilor registri, variabile si adrese de revenire sin subrutine 5.9. Daca registrul CS contine valoarea A0B0H iar registrul IP contine valoarea 0AAH, atunci microprocesorul 8086 va extrage urmatoarea instructiune din memorie de la adresa: b) A0BAAH 5.10. Daca 44H este octetul furnizat de 8259A pe durata unui ciclu de acceptare a intreruperii intr-un sistem in memoria caruia sint inscrise valorile (44)=10, (45)=0, (46)=10, (47)=0, si (4400)=0, (4401)=10, (4402)=10, (4403)=0 { prin (ADR)=VAL intelegind ca la adresa ADR este memorata valoarea VAL, ambele scrise in baza hexazecimala }, atunci prima instructiune a rutinei de tratare a intreruperii respective va fi citita de microprocesorul 8086 de la adresa: d) 110H

(d) este utilizat pentru decodificarea semnalelor de control ale p ? 6.1. Un microprocesor avind 16 linii de adresa si 16 linii de date are capacitatea maxima de adresare directa a memoriei de : NICIUNA 6.2. Principala diferenta dintre circuitele EPROM si circuitele RAM dinamic este: c) circuitele EPROM nu necesita reimprospatarea informatiei inscrise in ele 6.3. Pe durata unei operatii de acces la memoria ROM, intr-un sistem cu microprocesor 8086 configurat in modul minim, pot fi active urmatoarele semnale de control: a) M/IO = 1 b) DT/R e) ALE 6.4. Pentru obtinerea semnalului de selectie a unui port de I/E aflat intr-un sistem cu microprocesor 8086 configurat in modul maxim, se utilizeaza: c) DT/R = 1??? e) unele din liniile A15-A0 ale magistralei de adrese 6.5. Intr-un sistem cu p 8086, efectuarea unei operatii de acces la memorie pe parcursul careia BHE = A0 = 0, inseamna: (a) transferarea a 2 octeti ai unei variabile word aliniate 6.6. In cazul p 8086, rutina de tratare a intreruperii nemascabile poate fi plasata (respectind recomandarile firmei INTEL): (b) numai la adresa 08H 6.7. Indicatorii de conditie: (a) fac parte dintr-un registru special al p (b) reflecta rezultatul operatiilor efectuate in ALU (d) sint salvati automat in stiva la apelarea software a unei subrutine 6.8. Achizitionarea unei marimi analogice intr-un sistem cu p necesita neaparat existenta: (a) unui convertor D/A sau A/D 6.9. Daca registrul CS contine valoarea 120H iar registrul IP contine valoarea 3200H, atunci microprocesorul 8086 va extrage urmatoarea instructiune din memorie de la adresa: c) 4400H d) 4400H 6.10. Daca 70H este octetul furnizat de 8259A pe durata unui ciclu de acceptare a intreruperii intr-un sistem in memoria caruia sint inscrise valorile (1C0)=0, (1C1)=32, (1C2)=20 si (1C3)=01 { prin (ADR)=VAL intelegind ca la adresa ADR este memorata valoarea VAL, ambele scrise in baza hexazecimala }, atunci prima instructiune a rutinei de tratare a intreruperii respective va fi citita de microprocesorul 8086 de la adresa: e) enuntul intrebarii nu contine informatii suficiente pentru a se putea da un raspuns corect

6.0. Un circuit decodificator: (a) permite activarea unuia dintre semnalele sale de iesire, corespunzator unei combinatii a semnalelor sale de intrare (c) este utilizat pentru decodificarea adreselor p ?

7.0. Un circuit logic programabil: (b) poate implementa structuri logice combinationale si/sau secventiale (d) poate fi intotdeauna reprogramat 7.1. Un microprocesor cu 8 linii de adresa poate adresa direct cel mult: d) 256 porturi de I si 256 porturi de E 7.2. Cit timp este valida informatia dintr-o memorie de tip EPROM, respectiv RAM dinamic ? e) ani de zile pentru EPROM, doar pe durata alimentarii si asigurarii semnalelor de reimprospatare a informatiei din memoria RAM dinamic 7.3. Pe durata unei operatii de acces la memoria RAM, intr-un sistem cu microprocesor 8086 configurat in modul minim, pot fi active urmatoarele semnale: a) INTA c) WR sau RD d) HOLDA 7.4. Pentru obtinerea semnalului de selectie a unui port de E aflat intr-un sistem cu microprocesor 8086 configurat in modul maxim, se utilizeaza: a) nici unul din semnalele de mai jos 7.5. Intr-un sistem cu p 8086, efectuarea unei operatii de acces la memorie pe parcursul careia BHE = 0 si A0 = 1, inseamna: (d) nu poate exista o astfel de situatie 7.6. Instructiunea STI (Set Interrupt): (c) activeaza intreruperile nemascabile?? (d) este una din instructiunile p 8086 7.7. Efectuarea operatiilor de I/E exclusiv prin pooling (sub controlul programului) presupune: (a) existenta unei cereri de intrerupere acceptate de catre p SAU (d) testarea bitilor de stare a fiecarui port pentru a se descoperi posibilitatea efectuarii unui transfer 7.8. Un sistem de achizitie de date realizat in jurul unui convertor A/D de 12 biti, poate fi conectat la un sistem cu p avind magistrala de date de: (c) 12 biti, daca ar exista un astfel de p (d) 16 biti 7.9. Daca registrul CS contine valoarea 1000H iar registrul IP contine valoarea 1010H, atunci microprocesorul 8086 va extrage urmatoarea instructiune din memorie de la adresa: c) 11010H 7.10. Daca 6DH este octetul furnizat de 8259A pe durata unui ciclu de acceptare a intreruperii intr-un sistem in memoria caruia sint inscrise valorile (334)=AA, (335)=0, (336)=B0 si (337)=A0 { prin (ADR)=VAL intelegind ca la adresa ADR este memorata valoarea VAL, ambele scrise in baza hexazecimala }, atunci prima instructiune a rutinei de tratare a intreruperii respective va fi citita de microprocesorul 8086 de la adresa: e) enuntul intrebarii nu contine informatii suficiente pentru a se putea da un raspuns corect

Nu e 8.2. Principala diferenta dintre circuitele EPROM si circuitele RAM static este: a) circuitele EPROM nu necesita reimprospatarea informatiei inscrisa in ele??? d) informatia memorata intr-un circuit RAM static poate fi modificata pe parcursul executiei programului e) cind nu sint selectate, circuitele EPROM au iesirile spre magistrala de date in stare de inalta impedanta?? 8.3. Pe durata efectuarii unui transfer de la microprocesor catre un circuit de memorie ROM, intr-un sistem cu microprocesor 8086 configurat in modul maxim , pot fi active semnalele: a) INTA c) MRDC si ALE 8.4. Pentru obtinerea semnalului de selectie a unui port de I aflat intr-un sistem cu microprocesor 8086 configurat in modul maxim, se utilizeaza: e) nici unul din cele de mai sus 8.5. Intr-un sistem cu p 8086, efectuarea unei operatii de acces la memorie pe parcursul careia BHE = 1 si A0 = 0, inseamna: (c) transferarea doar a unui octet aflat la adresa para (e) transferarea doar a unui octet pe liniile D0-D7 ale magistralei de date 8.6. Instructiunea CLI (Clear Interrupt): (a) dezactiveaza intreruperile mascabile 8.7. Efectuarea operatiilor de I/E exclusiv prin pooling (sub controlul programului) presupune: (e) nici una din situatiile de mai sus 8.8. Al treilea canal al circuitului INTEL 8253 poate fi programat astfel incit: (a) sa furnizeze un semnal TTL cu perioada de 10 ms, intrarea CLK3 avind frecventa de 1MHz (b) sa transmita sau sa receptioneze in mod asincron octeti pe o linie seriala (d) sa divida frecventa ceasului CLK3 cu o valoare cuprinsa intre 2 si 65535 8.9. Daca registrul CS contine valoarea 0A0BH iar registrul IP contine valoarea A0B0H, atunci microprocesorul 8086 va extrage urmatoarea instructiune din memorie de la adresa: d) 14160H SAU e) nici una din adresele de mai sus 8.10. Daca 55H este octetul furnizat de 8259A pe durata unui ciclu de acceptare a intreruperii intr-un sistem in memoria caruia sint inscrise valorile (52)=10, (53)=20, (54)=30, (55)=40, si (154)=12, (155)=13, (156)=13, (157)=12 { prin (ADR)=VAL intelegind ca la adresa ADR este memorata valoarea VAL, ambele scrise in baza hexazecimala }, atunci prima instructiune a rutinei de tratare a intreruperii respective va fi citita de microprocesorul 8086 de la adresa: e) enuntul intrebarii nu contine informatii suficiente pentru a se putea da un raspuns corect

8.0. Portile tri-state pot fi utilizate: (d) pentru a permite accesul la o magistrala a diverselor componente ale sistemului p 8.1. Un microprocesor avind 16 linii de adresa si 8 linii de date are capacitatea de adresare a memoriei de :

9.0. O poarta tri-state reprezinta un circuit TTL: (c) a carui iesire poate avea trei stari functionale distincte (d) a carui iesire este controlata de un pin special de control al circuitului 9.1. Un microprocesor de 8 biti poate adresa direct cel mult: e) raspunsul nu poate fi precizat intrucit intrebarea nu contine o cantitate suficienta de informatii 9.2. Urmatoarele circuite au nevoie de reimprospatarea periodica a informatiei inscrisa in ele: c) 4116 (16k x 1 RAM dinamic) 9.3. Pe durata efectuarii unui transfer de la un circuit de memorie RAM catre microprocesorul 8086 configurat in modul maxim, sint active semnalele: a) MRDC si DEN c) ALE d) DT/R = 0 9.4. Pentru obtinerea semnalului de selectie a unui port de E aflat intr-un sistem cu microprocesor 8086 configurat in modul minim, se utilizeaza: d) M/IO e) unele linii ale magistralei de adrese 9.5. Intr-un sistem cu p 8086 configurat in modul maxim este absolut necesara existenta urmatoarelor circuite: (c) 8284, circuit de ceas (d) 8288, controler de magistrala 9.6. Pe durata unui ciclu de acceptare de intrerupere, intr-un sistem cu p 8086 configurat in modul maxim, pot fi active urmatoarele semnale: (d) INTA 9.7. Operatiile de I/E pot fi efectuate: (a) prin executia instructiunilor IN si OUT (b) sub control DMA (c) prin intreruperi (e) indiferent daca spatiul de I/E este mapat sau nu peste spatiul de memorie 9.8. Stiva unui sistem cu microprocesor este organizata pe principiul: (c) ultimul intrat, primul iesit (LIFO) (d) primul intrat, ultimul iesit (FILO) 9.9. Daca registrul CS contine valoarea 2200H iar registrul IP contine valoarea 4200H, atunci microprocesorul 8086 va extrage urmatoarea instructiune din memorie de la adresa: c) 26200H 9.10. Daca 66H este octetul furnizat de 8259A pe durata unui ciclu de acceptare a intreruperii intr-un sistem in memoria caruia sint inscrise valorile (63)=12, (64)=13, (65)=13, (66)=12, si (195)=0, (196)=42, (197)=0, (198)=22 { prin (ADR)=VAL intelegind ca la adresa ADR este memorata valoarea VAL, ambele scrise in baza hexazecimala }, atunci prima instructiune a rutinei de tratare a intreruperii respective va fi citita de microprocesorul 8086 de la adresa: e) enuntul intrebarii nu contine informatii suficiente pentru a se putea da un raspuns corect

10.2. Urmatoarele circuite nu au nevoie de reimprospatarea periodica a informatiei inscrisa in ele: a) 2708 (1k x 8 EPROM) d) 2114 (1k x 4 RAM static) e) 2732 (4k x 8 EPROM) 10.3. Pe durata efectuarii unui transfer de la microprocesor catre un circuit de memorie EPROM, intrun sistem cu microprocesor 8086 configurat in modul minim, pot fi active semnalele: a) M/IO = 1 d) DT/R = 1 10.4. Pentru obtinerea semnalului de selectie a unui port de I aflat intr-un sistem cu microprocesor 8086 configurat in modul minim, se utilizeaza: b) M/IO 10.5. Intr-un sistem cu p 8086, configurat in modul maxim, este absolut necesara existenta urmatoarelor circuite: (b) 8284, circuit de ceas (d) 8288, controler de magistrala 10.6. Pe durata unui ciclu de acceptare de intrerupere, intr-un sistem cu p 8086 configurat in modul maxim si in care exista un circuit 8259A, pot fi active urmatoarele semnale: NUSTIU, niciuna 10.7. Operatiile de I/E pot fi efectuate numai: (c) daca exista cel putin un port de I/E 10.8. Al treilea canal al controlerului de magistrala INTEL 8288 poate fi programat astfel incit: NUSTIU, niciuna 10.9. Daca registrul CS contine valoarea 42H iar registrul IP contine valoarea 24H, atunci microprocesorul 8086 va extrage urmatoarea instructiune din memorie de la adresa: e) 444H 10.10. Daca 77H este octetul furnizat de 8259A pe durata unui ciclu de acceptare a intreruperii intr-un sistem in memoria caruia sint inscrise valorile (77)=78, (78)=56, (79)=34, (7A)=12, si (1DC)=17, (1DD)=39, (1DE)=2, (1DF)=0 { prin (ADR)=VAL intelegind ca la adresa ADR este memorata valoarea VAL, ambele scrise in baza hexazecimala }, atunci prima instructiune a rutinei de tratare a intreruperii respective va fi citita de microprocesorul 8086 de la adresa: b) 179B8H

10.0. Microprocesoarele: NICIUNA 10.1. Un microprocesor de 16 biti poate adresa direct cel mult: NICIUNA

S-ar putea să vă placă și