Sunteți pe pagina 1din 26

Cap.I.

CIRCUITE BASCULANTE BISTABILE

1. Carecteristici generale ale circuitelor basculante bistabile


1.1. Definiia circuitelor basculante bistabile
Se numesc circuite basculante bistabile (prescurtat CBB) circuitele care au dou stri stabile ,trecerea dintr-o stare n cealalta fcndu-se numai la aplicarea unei comenzi din exterior. Caracteristica lor principal este c ele au memorie.Aceasta nseamn c din examinarea semnalelor de ieire se poate deduce ultima comand primit de circuit. Datorit proprietilor lor susmeninute , i gsesc numeroase aplicaii cum ar fi de exemplu : realizarea numrtoarelor , a registrelor , a memoriilor RAM .

1.2.Clasificarea circuitelor basculante bistabile


Se disting urmtoarele tipuri de circuite bistabile :
S-R J-K D Dup natura lor se mpart n circuite asincroane i sincroane. De asemenea circuitele basculante bistabile de tip S-R , J-K i D se mai mpart n : Master-Slave Cuplate n curent alternativ (active pe front)

2. Circuite basculante bistabile de tip S-R


2.1 Circuite basculante bistabile de tip S-R asincron
Un asemenea circuit are dou intrri de comand ( intrri de date ) notate cu : S (de la SET ) i R ( de la RESET ) i dou ieiri Q i Q Notaia folosit pentru ieiri indic faptul c ieirile circuitului sunt complementare . Intrarea S se va folosi pentru a nscrie informaia n circuit , pe cnd intrarea R pentru a terge informaia din circuit . n mod uzual informaia se asociaz , n mod convenional , cu cifra binar 1. (Desigur este posibil i situaia invers ). Cu aceai cifr se va asocia i comanda activ aplicat la intrare.Aceast asociere este sugerat de modul tradiional de gndire al omului , care n cazul a dou semnale notate cu 0 respectiv 1 face mai degrab asocierea susmenionat . n cazul general ambele simboluri 0 respectiv 1 sunt purttoare de informaie i pot fi i comenzi active . Aceast observaie servete la prezentarea tabelului de adevr asociat circuitului .(Fig. .1)

Fig .1.1 Tabelul de adevr al circuitului CBB asincron 1

Circuitul va trebui s funcioneze astfel: n lipsa unor comenzi pe intrri (S n=0, Rn=0), starea circuitului s nu se schimbe (Qn+1=Qn). Spunem c n acest caz circuitul memoreaz starea sa anterioar; S existe posibilitatea de a nscrie informaia n circuit. Comenzile aplicate vor fi: S n =l, Rn =0 iar pe ieire apare starea Qn+1 =l; S se poat terge informaia nmagazinat n circuit cu comenzile Sn=0, Rn=l. n acest caz pe ieire apare starea Qn+1=0. Din punct de vedere logic nu are sens s se fac simultan nscrierea si tergerea informaiei, motiv pentru care comanda S n =l, R n =l va fi o comand interzis. Rezult de aici condiia de bun funcionare a circuitului: SnRn=0. Pentru a face sinteza circuitului se va considera drept semnal de ieire Qn+1, adic starea circuitului la momentul t n+1. Din tabelul de adevr prezentat n fig. 6.1 se observ c acest semnal depinde att de comenzile primite la momentul tn (Sn i Rn) ct i de starea anterioar a circuitului (Qn). Rescriind tabelul de adevr si considernd Q n+1 ca o funcie booleean de trei variabile, se obine tabelul de adevr echivalent prezentat n fig. 1.2.

Fig. 1.2 Tabelul de adevr echivalent al CBB de tip S-R asincron

Dac n diagramele Karnaugh din fig. 1.2 se grupeaz n mod convenabil zerourile, rezult c : Q n +1 = R n (S n VQ n ) Q n +1 = Sn ( Q n VR n )
Pa baza acestor expresii se poate desena schema circuitului (Figura de mai jos).

Grupnd unitile din diagrama Karnaugh din fig. 1.2 va rezulta funcia: Q n +1 = S n VQ n R n Q n +1 = R n VQ n S n Expresiile n urma unor prelucrri similare cu cazul precedent pot fi puse sub o form care s ne permit desenarea schemei bistabilului cu pori SI-NU. Q n +1 = Q n +1 = S n VQ n R n = Sn (Q n R n ) 2

Q n +1 = Q n +1 = R n VQ n Sn = R n ( Q n Sn ) Pe baza acestor expresii rezult schema din fig.1.4. Cele dou scheme prezentate n figurile1.3 si1.4 difer doar prin notarea intrrilor de date, care n cazul circuitului din fig.1.3 sint de tipul Active High, iar n cazul circuitului din fig.1.4 sunt de tipul Active Low.

Fig.1.4 Schema unui CBB de tip S-R realizat cu pori SI-NU

Fig.1.5 Funcionarea porii SAU-NU

In cele ce urmeaz se va analiza funcionarea circuitului din fig.1.3 pentru toate cele patru combinaii de comenzi aplicate pe intrri, nainte de a trece la analiza propriu-zis se va reaminti funcionarea porii SAU-NU (fig.1.5). Cazul S n =0 i R n = 0 .Intrrile de comand ale porilor P1 i P2 fiind n zero logic , ieirile acestora vor fi dictate de celelalte intrari astfel: dac notm cu Q semnalul de ieire al porii P1 pe ieirea porii P2 apare n mod obligatoriu semnalul Q .n concluzie ieirile circuitului sunt complementare.Pentru valoarea Q=0, rezult c ieirea porii P2 va fi 1 logic ,adic Q = 1 .Pentru Q=1, va rezulta Q = 1 . _ n concluzie, circuitul nu poate avea dect dou stri: Q=0, Q =l i Q=l, Q =0. Dac la intrare comenzile rmn neschimbate Sn=0, Rn=0, circuitul va sta ntr-una din aceste stri timp ct nu se schimb comenzile de la intrare. Se consider deci c starea bistabilului este caracterizat de ieirea Q a acestuia (fig. 1.6).

Fig.1.6 Strile bistabilului : a) starea 0 ; b) starea 1 2. Cazul Sn=l, Rn=0. n acest caz poarta P2 este blocat pe Q =0, iar poarta P1 , este deschis. Ieirea porii P1 este determinat de cealalt intrare ( Q =0), i deci Q=l. n concluzie, pentru aceast comand a rezultat o unic stare la ieire. Dac comanda Sn=l, Rn=0 a fost dat la momentul t n i la un moment ulterior t n +1 se revine la comanda Sn=0, Rn=0 (dispare 3

comanda de pe intrarea S), starea circuitului nu se va modifica (poarta P2 va rmne blocat datorit intrrii Q=l i deci intrarea S nu va mai avea efect asupra strii circuitului). Din acest exemplu rezult ca circuitul are memorie, n sensul c din starea sa la momentul t n +1 putem deduce faptul c ultima comand aplicat circuitului a fost Sn=l, Rn=0 (fig.1.7.)

Fig.1.7 Diagrame temporale ce ilustreaz funcionarea pentru comanda S n = 1 i R n = 0

Fig.1.8 Diagrame temporale ce ilustreaz funcionarea pentru comanda S n =0 i Rn =1

3. Cazul Sn=0, Rn=l. In acest caz funcionarea circuitului este similar cu funcionarea din cazul precedent, rezultnd la ieire o unic stare Q=0, Q =l. Ieirea Q =1 blocheaz poarta P1 i n consecin modificrile semnalului R n nu pot influena starea circuitului (fg.1.8). 4. Cazul Sn=l, Rn=l. Pentru aceast comand porile P1 P2 se blocheaz, iar ieirile devin Q=0, Q =0. Cele dou ieiri nemaifiind complementare, rezult c circuitul i pierde caracterul de circuit cu dou stri. Dac comanda Sn=l, Rn=l s-a dat n momentul tn i la un moment de timp ulterior tn+1 se anuleaz aceast comand Sn+1=0, Rn+1=0, apare o

Fig. 1.9. Diagrame temporale ce ilustreaz funcionarea pentru comanda Sn=l, Rn=l.

ambiguitate asupra strii n care va rmne circuitul, deoarece practic este imposibil ca cele dou semnale de comand Sn, Rn s comute simultan. Practic, trecerea de la comanda Sn=l, Rn=l la ` comanda Sn+1=0, Rn+1=0 se va face fie prin starea intermediar S n =l, Rn=0 (semnalul de pe intrarea R a comutat naintea celui de pe S), fie prin starea intermediar Sn=0, Rn =1 (semnalul de pe intrarea S a comutat naintea celui de pe intrarea R), (fig.1.9). n primul caz, starea circuitului la momentul t n +1 va fi Qn+1=l, iar n cel de-al doilea caz Qn+1=0. 4

Deoarece practic este imposibil de prevzut care din situaiile intermediare va apare n urma anulrii comenzii Sn=l, Rn=l, nseamn c dup o astfel de comand se pierde controlul asupra bistabilului, motiv pentru care aceast comand a si fost exclus din tabelul de adevr al bistabilului. Pentru evitarea nedeterminrilor ce pot apare n urma unor comenzi Sn=l, Rn=l exist dou soluii: - s se utilizeze circuitul n acele aplicaii n care asemenea comenzi nu apar; -modificarea schemei circuitului astfel ca acesta s aib o evoluie cunoscut i dup o astfel de comand. Examinnd ce posibiliti ofer cea de-a doua variant, se constat c exist numai patru posibiliti de indicare a nedeterminrii, si anume: Qn+1=Qn; Qn+1=0; Qn+1=l; Qn+i= Q n Primele trei nu snt interesante, deoarece ele nseamn dedublarea unor situaii deja existente n tabel. Ultima variant ar completa tabelul de adevr cu o situaie inexistent n tabelul iniial, i anume: n urma comenzii Sn=l, Rn=l circuitul s treac n starea opus aceleia n care se afla. Pentru a obine aceast evoluie a circuitului, schema CBB de_tip S-R a fost completat cu dou pori SI comandate cu semnalele Q i Q aa cum se vede n fig. 1.10. Intrrile de comand ale circuitului se noteaz cu J respectiv K. Funcionarea se poate nelege uor dac se urmresc comenzile: S'=JQ i R' =KQ. Avnd n vedere caracterul complementar al ieirilor, S'R'=JKQ Q =0 i deci bistabilul de baz nu va fi niciodat n sta rea de nedeterminare, indiferent de natura comenzilor de pe intrrile J i K, De exemplu, atunci cnd J n =1, K n = 1 rezult S` = J n Q n = Q n , R `n = K n Q n = Q n i circuitul va trece n starea Q n +1 = Q n .Schema din fig. 1.10 este de fapt schema unui nou tip de bistabil si anume bistabilul de tipul J-K care va fi prezentat n detaliu ulterior.

2.2

Circuit basculant bistabil de tip S-R sincron

Pentru a justifica necesitatea unor comenzi sincrone este necesar s se examineze circuitul din fig.1.10 Se constat astfel c semnalul de comand care se aplic pe borna S a CBB este: S= A B . S considerm c exist urmtoarea situaie Q n =0, R n =0, A n = 1 , B n = 0 i deci S n = 0 i c n funcionarea normal a circuitului trebuie s apar o schimbare a strilor intrrilor A i B care ns s nu influeneze starea bistabilului. Trecerea din starea A n = 1 , B n =0 n starea A n +1 = 0 , B n +1 = 1 se poate face fie prin comutarea semnalului de pe intrarea A n naintea celui de pe intrarea B n (fig. 1.10 b), fie prin comutarea B n naintea celui de pe intrarea A n (fig. 1.10 c). n primul caz starea bistabilului nu se modific Q n +1 = Q n = 0 . Pe cnd n cel de-al doilea caz, datorit faptului c semnalul A n a comutat n urma semnalului de pe B n pe intrarea S a bistabilului apare un impuls parazit care l trece n starea Q n +1 = 1 Aceast schimbare, nedorit, a strii bistabilului poate avea implicaii greu previzibile asupra funcionarii ansamblului din care face parte. Cum n practica este greu de controlat succesiunea

b.

c.

Fig.1.10 Funcionarea bistabilului S-R sincron cu comand aplicat pe intrarea S de la ieirea unei pori SI

a.
tranziiilor este necesar s existe un circuit care s execute comenzile numai dup ce acestea s-au stabilizat la valorile lor corecte, evitnduse astfel executarea unor comenzi greite datorate impulsurilor parazite ce pot s apar n timpul tranziiilor. Un astfel de circuit este CBB de tip S-R sincron. Un CBB de tip sincron va avea dou (una) intrri de date, o intrare de tact i doua ieiri. Informaia se transmite spre bistabilul propriu-zis numai la sosirea impulsului de tact (fig. 1.11 a i 1.11 b).

a. b.

Funcionare sincron Pori de intrare blocate Funcionare asincron

c.

d.

e.

f.

Fig.1.11 CBB de tip S-R sincron : a) cu pori SAU-NU ; b) cu pori SI-NU ; c) i d) tabelul de adevr pentru circuitele de la a) i b) ; e) i f) tabelul de adevr pentru intrrile asincrone ale circuitelor de la a) i b) ; Pe durata ct porile de intrare sunt deschise, circuitul funcioneaz asincron. Pentru caracterizarea acestei situaii se poate introduce noiunea de transparen n raport cu intrrile de date. De exemplu, pentru bistabilul din fig.1.13 b pentru T=l, orice modificri ale intrrilor de date sc reproduc la ieire, momentele de tranziie fiind determinate numai de modificrile intrrilor. Pentru asigurarea funcionrii sincrone trebuie evitate schimbrile intrrilor de date pe durata ct porile de intrare sunt deschise. Comenzile ntr-un asemenea circuit se vor executa n ritmul impulsurilor de tact. La fiecare impuls se execut cte un pas n procesul prelucrrii informaiei, ceea ce justific denumirea de impulsuri de ceas (fig. 1.14). n afara intrrilor sincrone la aceste bistabile se introduc i una sau dou intrri asincrone. Aceste intrri servesc la aducerea la O a bistabilului ( R d respectiv R d ), sau la aducerea lui n starea l ( S d respectiv Sd ). Apariia unor comenzi pe aceste intrri se execut independent de prezena tactului. Din acest motiv, intrrile acestea pot fi considerate prioritare n raport cu celelalte. Toate bistabilele sincrone sunt prevzute cu intrare de aducere la zero (numit Reset), unele din ele au si o intrare, de aducere n starea l a bistabilului (aceast intrare se numete Preset).

2.3 Circuit basculant bistabile de tip S-R Master-Slave


S-a artat anterior c un CBB de tipul S-R sincron execut comanda aplicat pe intrrile S, R n momentul n care porile de intrare sunt deschise de ctre impulsul de tact. Acest mod de funcionare prezint ns dezavantaje n anumite aplicaii. Pentru a ilustra aceast afirmaie s presupunem c ntr-o aplicaie oarecare avem nevoie de un circuit care s funcioneze astfel: la primul impuls de tact informaia s se nscrie n prima celul, la al doilea impuls de tact informaia s treac din prima celul n cea de a doua, concomitent cu nscrierea unei noi informaii n prima celul etc. Un astel de circuit (registru de deplasare), s-ar prea c poate fi realizat prin conectarea n cascad al unor CBB de tip SR sincrone .Dezavantajul const n faptul c dup primul impuls de tact informaia I este nscris n toate cele trei celule, ceea ce nu corespunde funcionrii dorite iniial. Pentru remedierea situaiei exist urmtoarele posibiliti: 1. S se micoreze durata impulsului de tact la valori comparabile cu timpul tp(1 pentru a elimina propagarea informaiei de la o celul la alta. Aceast soluie nu este practic acceptabil, deoarece nu conduce la circuite cu funcionare sigur. 2. S se modifice schema bistabilului de baz astfel nct noul tip de bistabil s nu prezinte neajunsul semnalat anterior. In schemele practice s-a adoptat cea de a doua variant. Astfel s-a ajuns la circuitul basculant bistabil de tip S-K Master-Slave (Stpn-Sclav) si are schema din fig. 1.17 a.

Fig.1.13 CBB S-R Master-Slave : a) schema logic ; b) notaia folosit ; c) indicarea timpilor de pregtire i de meninere ; d) tabelul de adevr al circuitului. Schema s-a obinut din conectarea n cascad a dou CBB de tipul S-R sincrone comandate n antifaz. n structura circuitului deosebim urmtoarele elemente: - porile de intrare P1 i P2 ; -CBB Mater; -porile de transfer P3 i P4 ; -CBB Slave. Intrarea de tact s-a notat cu CK , sugernd n felul acesta c informaia apare pe ieirea bistabilului pe frontul posterior al impulsului de tact . Funcionarea circuitului pe o perioad a impulsului de tact este urmtoarea: 1. Pe poriunea l2, porile de intrare P1 , P2 nc nu s-au deschis, iar porile de transfer P3 , P4 s-au blocat, n felul acesta bistabilul Mater este izolat de intrare, iar bistabilul Slave este izolat de Master. 2. Pe poriunea 23 a impulsului de tact, porile do intrare P1 , P2 sunt deschise permind accesul informaiei n bistabilul Master. Porile de transfer P3 , P4 sunt nchise si n consecin bistabilul Slave este izolat de Master. Deci, n timp ce informaia nou are acces n Master cea veche se pstreaz n bistabilul Slave. 3. Pe poriunea 34 porile de intrare P1 , P2 se nchid, iar porile de transfer P3 , P4 nu s-au deschis nc. n aceast situaie bistabilul Master este izolat de intrare, iar bistabilul Slave este izolat de Master. P1 , P2 4. Pe poriunea 45 a impulsului de tact, porile de intrare rmn blocate, nepermind accesul unor informaii noi n Master. Porile de transfer P3 , P4 se deschid, ceea ce face ca informaia nou s treac din Master n Slave, i deci, s apar la ieire. Din analiza funcionrii rezult c bistabilul de tip Master-Slave elimin posibilitatea apariiei unor tranziii asincrone la ieire, deoarece a eliminat transparena intrrilor de date. Pentru ca informaia sa se nscrie fr erori trebuie ca intrrile de date s nu-si modifice valoarea ntr-un interval de timp n jurul poriunii 34 a impulsului de tact (vezi fig. 1.13 d). Intervalele de timp se definesc ca fiind: ts=timp de pregtire (SET UP TIME) si t h =timp de meninere (HOLD TIME). O ultim chestiune ce trebuie examinat la CBB de tip S-R Master-Slave este problema intrrilor asincrone. Dac asemenea intrri sunt necesare, ele trebuie conectate att la CBB Master c si la CBB Slave pentru forarea bistabilului ntr-o anumit stare independent de impulsul de tact (fig. 1.14 a). Se_poate verifica pe schem c atunci cnd ambele intrri Sd sunt n starea Sd =l i intrrile R d n starea R d =0 rezult Q= Q M =0. n aceast situaie strile celor dou bistabile sunt independente att de intrrile S, R ct i de valoarea impulsului de tact. Pentru cazul n care pe ambele intrri asincrone aplicm comanda Sd =0, R d =l rezult Q= Q M =1 indiferent de starea intrrilor de date i de tact. Comanda Sd = 1, R d = 1 nu influeneaz funcionarea normal a circuitului, iar comanda S d =0, R d =0 este o comand interzis. La unele tipuri de CBB de tip Master-Slave intrrile asincrone sunt legate numai la bistabilul Slave, permind doar forarea strii acestuia (fig. 1.14 b). n astfel de situaii se va ine cont de faptul c prima tranziie l0 a impulsului de tact (dup ce intrrile Sd i R d au devenit inactive), determin trecerea informaiei din Master n Slave.

b
Fig.1.14 Intrrile asincrone : a) comand asincron a bistabilelor Master i Slave ; b)comanda asincron a bistabilului Slave

2.4 Circuit basculant bistabil de tip S-R asincron cuplate n curent alternativ (active pe front)
Caracteristica principal a unui CBB cuplat n curent alternativ o prezint faptul c intrrile de date se cupleaz de celula binar propriu-zis prin intermediul unor condensatori, aa cum este artat n fig.1.15.

10

Fig. 1.15 CBB de tip S-R asincrone cuplate n curent alternativ : a) active pe front pozitiv ;b) active pe front negativ Datorit cuplajului n curent alternativ , nivelele logice (O sau 1) prezente pe intrrile de date nu au nici-o influen asupra bistabilului, acesta modificndu-i starea numai n prezena tranziiilor de la un nivel la altul. Pentru a sugera acest lucru, intrrile de date au fost notate cu S D respectiv R D , pentru a le deosebi de intrrile directe asincrone, notate cu Sd i R d . Descrierea funcionrii circuitelor este dat de tabelele care nsoesc circuitele din fig. 1.15, n care au fost introduse notaiile: x lespectiav *. Aceste simboluri se vor interpreta astfel: x poate nsemna nivel logic O, nivel logic l sau tranziie inactiv 1-0 (fig.1.15 a), iar simbolul * nseamn nivel logic O, nivel logic l sau tranziie inactiv 0-1 (fig. 1.15 b). Pentru nelegerea funcionrii circuitului se va examina rolul grupului r-C de la intrare, care reprezint un circuit de derivare. In funcie de relaia dintre timpul de cretere T" al impulsului de comand i constanta de timp = r C a circuitului. Dup cum observm amplitudinea impulsului de ieire este invers proporional cu durata frontului de cretere. innd seama c pe intrrile S si R, pentru bascularea circuitului trebuie depit un anumit nivel de prag, durata T a frontului impulsului de comand va trebui s fie mai mic dect o anumit valoare. Din examinarea n continuare a funcionrii circuitului din fig. 1.15 a, astfel cum s-a menionat i anterior, existena unor nivele de tensiune corespunztoare nivelelor O logic si l logic nu vor avea nici-o influen asupra funcionrii circuitului (condensatorul C blocheaz componenta continu). n cazul unei treceri l>0 pe intrrile SD respectiv R D pe intrrile S respectiv R va apare un impuls negativ (vezi fig. 1.16). Cum aceste intrri erau pe nivel logic zero (tensiune mic) apariia unui puls negativ va micora si mai mult aceast tensiune, ceea ce nu va avea nici un efect asupra strii bistabilului. In concluzie tranziia l>O este o tranziie inactiv pentru acest bistabil.

Fig.1.16 Circuitul de derivare C-r

Aplicarea pe una din intrrile S D respectiv R D a tranziiei 0 >1 n anumite condiii, va duce la modificarea strii circuitului. De exemplu: 1. Considerm comanda S D =x i R D =0>l. Datorit grupului Cr tranziia 0 >1 aplicat pe intrarea R D duce la apariia unui impuls de tensiune pozitiv pe intrarea R (v. fig. 1.16). Dac acest impuls are o amplitudine corespunztoare, el va aduce bistabilul n starea Q=0 dac iniial era n starea unu sau l las nemodificat dac iniial era n starea zero. 11

2. n cazul n care comenzile sunt: S D =0>1 si R D =x, impulsul pozitiv apare pe intrarea S avnd drept consecin trecerea circuitului n starea Q=l.

2.5 Circuit basculant bistabil de tip S-R cuplat n curent alternativ


Schema acestui circuit este prezentat n fig. 1.17. Schema s-a obinut prin adugarea porilor P5 , P4 la schema unul CBB de tip S-R asincron cuplat n curent alternativ i prezentat n fig. 1.15 a. Posibilitile de folosire a circuitului sunt urmtoarele: 1. CBB de tip S-R asincron dac sunt folosite intrrile directe S d , R d 2. CBB de tip S-R asincron cu cuplaj n curent alternativ dac sunt inute deschise porile de intrare P5 , P4 punnd CK =0. 3. CBB de tip S-R sincron cu cuplaj n curent alternativ. Va fi examinat cazul 3, deoarece celelalte dou au fost examinate anterior.Dac impulsul de tact CK are o tranziie din l n O, atunci n funcie de strile SD i R D , aceast tranziie se transmite la P5 P4 , determinnd apariia unor impulsuri negative pe ieirea porilor i intrrile R' sau S', ceea ce nu are nici un efect asupra bistabilului.

a b

Fig.1.17 CBB de tip S-R sincron cuplat n curent alternativ n cazul n care impulsul de tact trece din O n 1, atunci aceast tranziie, n funcie de comenzile SD i R D apare pe ieirea uneia din porilo P5 , sau P4 , ceea ce duce la apariia unor tranziii pozitive pe intrrile R' sau S'. Acest fapt va avea ca efect bascularea circuitului. 12

De exemplu dac R D = 1 i SD =0, atunci poarta P5 este blocat, iar P4 deschis .n acest caz tranziia 0 >1 a impulsului de tact se transmite numai prin poarta P4 , ieirea lui P5 rmnnd neschimbat. Tranziia de la ieirea porii P4 determin apariia unui impuls pozitiv pe intrarea S', ceea ce va determina trecerea bistabilului n starea Q = l. n mod similar se pot analiza i celelalte situaii din tabelul din fig.1.17 b. n legtur cu funcionarea sincron se pot face urmtoarele observaii : 1. Avnd n vedere c basculrile se produc la tranziiile 0 >1 ale impulsului de tact, atunci cnd porile de intrare P5 , P4 trec din starea deschis n cea nchis, este posibil conectarea n cascad a unor astfel de bistabile (funcionarea din acest punct de vedere este similar cu aceea a bistabilului Master-Slave). 2. Pentru declanarea circuitului este necesar ca frontul impulsului de tact s aib o durat mai mic dect o anumit valoare limit. 3. Modificrile semnalelor de comand SD si R D trebuie fcute numai n timpul ct porile de intrare P5 i P4 sunt blocate.

2.6. CBB de tip S-R cu stocarea capacitiv a sarcinii


O alt metod prin care se obine o funcionare de tip Master-Slave cu acionare pe frontul impulsului de tact este aceea a stocrii capacitive a sarcinii. Schema unui astfel de circuit basculant este prezentat n fig.1.18. Circuitul conine: bistabilul de baz realizat cu porile P5 si P6 , dou perechi de pori P1 , P2 i P3 , P4 comandate n antifaz, precum i dou condensatoare C1 , C 2 pentru stocarea sarcinii. Principiul de funcionare este urmtorul: cnd CK=1, n funcie de valoarea semnalelor de comand S i R, unul din condensatoarele C1 sau C 2 se ncarc de la sursa de semnal prin porile P1 i P2 .

Fig. 1.18. CBB de tip S-R cu stocare de sarcin La trecerea impulsului de tact din l n O, porile de intrare ( P1 , P2 ) se blocheaz iar cele de transfer ( P3 , P4 ) se deschid, ceea ce va permite aplicarea comenzilor S' i R' (stocate pe condensatoarele C1 i C 2 ), pentru o scurt perioad de timp, bistabilului de baz (realizat cu porile P5 , P6 ). De exemplu, fie S=l, R=0; ct timp CK=1, condensatorul C1 se ncarc (S' = l), iar condensatorul C 2 rmne nencrcat (R'=0). Aceste comenzi nu au nici-o influen asupra bistabilului de baz ct timp CK =0 deoarece porile de transfer P3 , P4 rmn blocate. n momentul n care impulsul de tact trece din l n O porile de intrare P1 , P2 se nchid, cele de transfer P3 , P4 se deschid, permind aplicarea comenzii S' = l, R'=0 bistabilului de baz, care va trece astfel n starea Q=l. 13

Din cele de mai sus rezult c cele dou condensatoare ndeplinesc aceeai funcie cu cea a bistabilului Master din structura Master-Slave. n legtur cu exploatarea circuitului, se impun dou observaii: 1. Durata strii CK=1 a impulsului de tact trebuie s fie suficient de mare pentru a permite ncrcarea suficient a condensatoarelor. 2. Durata frontului descresctor al impulsului de tact trebuie s fie suficient de scurt pentru a nu permite descrcarea prea pronunat a condensatoarelor C1 i C 2 . naintea deschiderii porilor P3 si P4 . /IO/, /14/.

3. CBB DE TIP J-K


3.1. CBB de tip J-K asincron
Acest tip de bistabil se obine din CBB de tip S-R asincron prin eliminarea strii de nedeterminare (vezi fig 1.16). Tabelul de adevr al circuitului este prezentat n fig. 1.19 a. Tabelul din fig. 1.19 a. se poate rescrie sub forma din fig. 1.19 b. pe baza creia putem desena diagrama Karnaugh corespunztoare funciei Q n +1 (fig. 1.19 c). Dac grupm n mod convenabil unitile din diagrama Karnaugh obinem FDC a funciilor Q n +1 si Q n +1 . Q n +1 = J n Q n VQ n K n Q n +1 = J n Q n VK n Q n Dup unele transformri se obin urmtoarele expresii echivalente: Q n +1 = K n Q n V(J n Q n VQ n ) Q n +1 = J n Q n V(K n Q n VQ n )

a b

14

c d
Fig.1.19 CBB de tip J-K asincron : a,d) tabele de funcionare ; c)matricea Karnaugh ; b) schema logic

3.2.Circuit basculant bistabil de tip J-K sincron


Schema acestui circuit se obine din cea precedent, prin introducerea unei borne de tact, care s controleze porile de intrare (fig. 1.20 a). Tabelul de adevr al circuitului este reprezentat n fig. .20 b. Este indicat s fie examinat mai n detaliu situaia Jn=Kn=l. Se presupune c exist starea Q=l, caz n care, cele dou ieiri Q i Q asigur deschiderea porii P1 i blocarea porii P2 . Atta timp ct CK=0 semnalele S' i R' vor fi n zero logic (S'=R'=0). Dac pe borna de tact (CK) semnalul trece din O n l, pe ieirea porii P1 se va obine semnalul R'=l, iar pe ieirea porii P2 semnalul S'=0, ceea ce determin trecerea circuitului n starea Q=0. O dat cu trecerea circuitului n aceast stare, poarta P1 se va bloca i poarta P2 se va deschide. Dac ntre timp impulsul de tact nu a disprut (CK=1) pe ieirea porilor apar urmtoarele semnale: R'=0 i S'=l. Aceast comand va determina trecerea circuitului n starea Q=l .a.rn.d. n concluzie, pe durata tactului (CK=1) i cu comanda Jn= K n =l. circuitul trece singur dintr-o stare n alta (oscileaz).

Fig. 1.20 CBB de tip J-K sincron : a) schema logic ; b) tabelul de adevr

3.3 Circuit basculant bistabil de tip J-K Master -Slave


Exist mai multe posibiliti de realizare a circuitului bistabil J-K Master-Slave. Schema din fig. 1.21 a . s-a obinut din CBB de tip S-R Master-Slave la care s-au adugat dou legturi de reacie de la ieire la porile de intrare P1 , P2 . 15

Simbolul circuitului precum si tabela lui de adevr sunt prezentate n figurile 1.21 b. respectiv c. Funcionarea circuitului este urmtoarea: 1. Pentru Jn= K n =0 porile P1 , P2 sunt blocate i starea circuitului nu se schimb.

Master Slave

a
Fig. 1.21 Cbb de tip J-K Master Slave : a) schema logic ; b) simbolul circuitului ; c) tabelul de adevr

2. Pentru Jn=l, Kn=0, la apariia impulsului de tact ( CK =1) pe ieirile porilor P1 , P2 n funcie de starea circuitului vom avea comenzile: Q n +1 pentru cazul Q n = 0, Q n =1 rezult S =0, R =l. Pentru aceste comenzi bistabilul Master trece n starea Q'=l, Q '=0, stare ce se transfer n bistabilul Slave, deci la ieire, pe frontul descresctor al impulsului de tact; pentru cazul Q n =l, Q n =0 rezult S =1, R =l, comenzi ce nu modific starea bistabilului Master (Q'=l, Q ' = 0), i deci nici a ieirii. n concluzie, pentru comanda J n =l, Kn=0 la ieire rezult o stare unic Q n +1 =l, indiferent de starea anterioar a circuitului. 3. Pentru J n =0, K n =l funcionarea se analizeaz similar cu cazul 2. 4. Pentru J n =l, Kn=l la apariia impulsului de tact ( CK =1) pe ieirile porilor P1 i P2 n funcie de starea iniial (Qn) a circuitului avem urmtoarele comenzi: pentru cazul Q n =l, Q n =0. n acest caz rezult S =l, R =0. Aceste comenzi vor trece bistabilul Master n starea Q'=0, Q '=l, stare ce se transfer n Slave pe frontul descresctor al impulsului de tact. Rezult n final starea Qn+1 = 0, Q n +1 =l, deci circuitul bistabil a trecut n starea opus celei iniiale ( Q n +1 = Q n ).

16

pentru cazul Qn=0, Q n =l rezult S =0, R =1, ceea ce va comanda trecerea bistabilului Master n starea Q' = l, Q '=0. Aceast stare se transfer la ieire pe frontul descresctor al impulsului de tact, deci Q n +1 = l, Q n +1 =0. i in acest caz a rezultat Q n +1 = Q n . n numeroase aplicaii celula binar J-K Master-Slave este utilizat ntr-un regim de funcionare particular, care presupune utilizarea doar a liniilor unu i patru din tabelul prezentat n fig. 1.21 c. Acest regim de funcionare presupune legarea n comun a intrrilor de date J i K, aa cum este indicat n fig. 1.22 a. Conexiunea din fig. 1.22 a poate fi privit i ca un nou tip de bistabil numit CBB de tip T sau celul de numrare.

c
Fig . 1.22 CBB de tip T :a) conectarea celulei J-k n regim T ; b) tabelul de adevr ; c) diagrama de funcionare Din formele de und prezentate rezult o proprietate remarcabil a celulei binare de tip T i anume aceea c pentru T=1 , celula divide cu 2.Divizarea trebuie neleas c la dou tranziii de tipul 0 >1 , aplicate pe intrarea de tact, apare o singur tranziie de tipul 0 >1 pe ieirea Q.Aceast proprietate remarcabil a celulei T se utilizeaz la construirea numrtoarelor .Avnd n vedere calitile celulei J-K Master-Slave (posibilitatea conectrii n cascad, eliminarea strii de nedeterminare, divizare cu doi) aceast celul a devenit cel mai rspndit tip de bistabil ce se fabric la ora actual.

3.4 Circuite basculante bistabile de tip J-K sincron pe front


Exist o gam larg de circuite basculante sincrone pe front. Diversitatea este determinat de tehnologia n care se realizeaz circuitul, precum si de frontul pe care basculeaz. 17

Pentru exemplificare, se va examina schema unui CBB de tip J-K sincron pe front negativ (trecere l >0) realizat n tehnologia TTL. Schema circuitului este prezentat n fig.1.23. Funcionarea circuitului se bazeaz pe ntrzierile interne ale porilor. Notnd cu t p timpul de propagare printr-o poart, atunci schema va funciona numai dac ntrzierea porilor P1 , P2 este de cel puin 4 t p . Se va examina funcionarea circuitului pentru comanda J = l, K=0 presupunnd c iniial circuitul se afl n starea Q=0, Q = 1 {fig. .23 b). Pentru CK=0, se obin urmtoarele stri logice: X = l, Y=l, P=1, R = 0, U=0 si V=0. La trecerea impulsului de tact din O n 1, n circuit se produc urmtoarele schimbri: dup o ntrziere egal cu t p , se schimb ieirea porii P4 (R trece din O n 1) iar dup o ntrziere 4 t p (caracteristic porii P1 ) semnalul X trece din l n 0.

b a
Fig.1.23 CBB de tip J-k sincron pe front : 18

a) schema logic ; b) diagrame care ilustreaz funcionarea. apariia saltului l>0 pe ieirea X determin modificarea semnalului de la ieirea porii P3 , iar semnalul P trece din l n O cu o ntrziere t p . Trecerea impulsului de tact din l n O antreneaz dup sine urmtoarele modificri de semnale: cu o ntrziere t p , la ieirea porii P4 apare o tranziie l>0, tranziie care se propag prin poarta P5 si dup o nou ntrziere t p determin apariia unui salt 1>0 pe ieirea acesteia (Q trece n starea 1); dup o noua ntrziere t p apare o tranziie 0->1 pe ieirea porii P1 dup care cu o ntrziere t p se modific ieirea porii P8 (Q trece n starea 0). dup trecerea unui timp egal cu 4 t P de la apariia trecerii 1>0 a impulsului de tact, se schimb ieirea porii P1 (semnalul X trece din O n 1). Dac schimbarea semnalului X s-ar produce mai repede dect 4 t p acest lucru ar duce la apariia unei tranziii O1 pe ieirea porii P3 , ceea ce ar menine n continuare semnalul Q pe zero i deci, bascularea circuitului nu s-ar mai produce. Dup aceast schimbare a semnalului de la ieirea porii P1 ( nivelele tuturor semnalelor rmn constante pn la apariia unui nou impuls de tact.

4.Circiute basculante de tip D


4.1.Circuite basculante bistabile de tip D asincron
Se obine din celulele S-R sau J-K asincrone daca legm D=-S= R sau D=J= K (vezi fig. 1.24 a i b). Tabelul de adevr al circuitului este prezentat n fig. 1.24 c. Din tabelul de adevr rezult ecuaia caracteristic a circuitului Q n +1 = D. Cu alte cuvinte, aceste circuite copiaz la ieire ceea ce se aplica la intrare. Funcia pe care o realizeaz nu prezint nici un interes din punct de vedere practic, motiv pentru care ele nu se utilizeaz.

a
Fig.1.24 CBB de tip D asincron : a-b) modul de realizare ; c) tabelul de funcionare

b c

4.2.Circuite basculante bistabile de tip D sincron


19

Dac la o celul binar S-R sincron se introduce un inversor n scopul de a se realiza D=S=R, se obine celula binar numit cu zvorre (D-Latoh) prezentat n fig. 1.25 a. Circuitul prezint caracteristica principal c pe toat durata tactului (CK = 1) ieirea copiaz intrarea, n momentul dispariiei impul-sului de tact (trecere 1->0) porile de intrare P1 , P2 se nchid i bistabilul menine la ieirea sa starea din momentul dispariiei impulsului de tact (vezi fig.1.25 b ).

CBB de tip S-R Celula se zvorte


Fig. 1.25 CBB de tip D-Lacht : a) schema logic ; b) diagrama de funcionare

4.3.Circuite basculante bistabile de tip D Master-Slave


Acest tip de bistabil se obine din celula J-K Master-Slave sau din S-R Master-Slave dac facem legturile D=J=K sau D=S=R (vezi fig. 1.26 a). Particularitatea funcionrii const n faptul c pe durata tactului CK=1, ieirea bistabilului Master copiaz intrarea (Q'=D). n momentul trecerii tactului din unu n zero, se deschid porile P3 , P4 i se transfer n bistabilul Slave, deci la ieire, valoarea Q'=D din momentul acestei treceri (vezi fig. 1.26 b).Dac se interconecteaz mai multe celule de tip D Master-Slave, rezult o schem de registru de deplasare prezentat n fig. 1.27 a .

a b

20

Fig.1.26 CBB de tip D Master-Slave : a) schema logic ; b) diagrama de funcionare Din examinarea semnalelor de ieire Q1 , Q 2 , Q 3 se observ c acestea sunt replici ntrziate ale semnalului de intrare cu l, 2 respectiv 3 tacte.

a.

b.

Fig. 1.27 Registru de deplasare : a) schema cu celulele de tip D Master-Slave ; b) diagrama de funcionare n concluzie, aceast celul poate fi privit i ca o celul elementar de ntrziere cu un tact. Aceast din urm proprietate justific denumirea ei de celul de ntrziere (D de la Delay).

4.4.Circuite basculante bistabile de tip D sincron pe front


O variant de celul binar de tip D sincron pe front pozitiv (trecere 0 >1 ) este reprezentat n fig.1.28. Celula copiaz la ieirea Q ceea ce este pe intrarea D n momentul trecerii O >1 a impulsului de tact (CK). Modificrile intrrii de date D ct timp CK=0 sau CK = 1 nu au nici o influen asupra semnalului de ieire. Pentru a urmri funcionarea circuitului se presupune pentru nceput c CK=0 i D=0. n acest caz, ieirile porilor vor fi n urmtoarele stri: P2 n l ( S =1); P3 n l ( R =l); P4 n l, iar P1 n O (stri subliniate n fig.1.28). Avnd n vedere c S=R = 1, starea bistabilului de baz realizat cu porile P5 i P0 , nu se schimb, adic Q n +1 =Qn. S presupunem acum c n acest moment apare o tranziie 0 >1 a impulsului de tact: avnd n vedere c poarta P2 este blocat de ieirea porii P1 nseamn c modificarea impulsului de tact nu afecteaz semnalul S care rmne S =l. n schimb, semnalul de ieire al porii P3 se modific, trecnd din l n O,

21

deci pe intrarea R ia natere o tranziie1>0 care comand trecerea bistabilului n starea Q=0. Acelai semnal al porii P3 va bloca poarta P4 astfel nct orice modificri ale semnalului de pe intrarea D nu vor afecta starea bistabilului de baz. Practic, din aceast categorie de bistabile se fabric curent celulele D-Latch si cele sincrone pe front. Celula D Master-Slave se poate obine foarte uor din celula J-K Master-Slave care se fabric n mod curent.

Cap.II. Aplicaii ale circuitelor basculante bistabile 1.Calibrator


Cu ajutorul circuitelor CDB 404 E i CDB 472 E se poate realiza un calibrator pentru receptor (fig.2.1.Schema conine un oscilator cu cuar i un generator de armonice.Oscilatorul folosete dou inversoare.Cu celelalte inversoare i cu un circuit basculant bistabil s-a realizat un circulant basculant monostabil.Impulsul dat este foarte ngust i se repet cu frecvena cuarului ( fig.2.1 b. ).Limea se calculeaz cu formula : = 1 + n 2 = 16ns + 18,4ns = 56 ns

a.

b.
Fig.2.1 Calibrator 22

unde : 1 = ntrzierea dat de bistabil (16 ns); 2 = ntrzierea unei pori inversoare (10 ns ); n= numrul porilor folosite.Armonicile unei astfel de impuls ajung s fie simite bine n gama UUS.n figura .2 se dau legturile la pinii capsulelor.Intrrile nefolosite se conecteaz la +5V pentru o mai bun protecie mpotriva semnalelor parazite.Totodat se asigur nivelul logic 1 necesar unei bune funcionri.

Fig. 2.2 Legturile la capsulele CDB 404 E i CDB 472 E 2. Releu de timp Schema din fig. .3 folosete circuitele CDB 410 ,CDB 420 ,CDB 473 .Este vorba despre un releu de timp reglabil ntre 1 i 10 s .Timpul minim de o secund este dat de perioada unui oscilator de 1 Hz . Prin memoraea unui numr selectabil de impulsuri se obine un temporizator precis necesar n diferite procese tehnologice, automatizri.De asemenea acestea pot fi utile n loboratoare foto. Nivelul logic 1 de la ieirea C provoac acionarea elementului de execuie R.Oscilatorul este conceput n aa fel nct s furnizeze la ieire un impuls negativ n momentul n care apare impulsul de aducere la 0.Acest prim front negativ nu este perceput de numrtor ,deoarece impulsul de aducere la 0 l foreaz s rmn n starea 0.Astfel, comutarea primului bistabil are loc la urmtorul impuls negativ .La sfritul celi de-al patrulea impuls ( front negativ nr.4), la ieirea decodificatorului apare o cdere de potenial (n punctul B). Strile n punctele C i D se inverseaz i oscilatorul este oprit. Elementul de execuie R se decupleaz din cauza cderii tensiunii n punctul C .Reluarea ciclului se face prin apsarea ( din nou ) a butonului B.Numrtorul este realizat cu dou capsule CDB 473 ,iar decodificatorul cu circuite SINU cu patru (CDB 420),trei (CDB 410 E) i dou (CDB 400 E) intrri. Pentru a nelege mai bine funcionarea s urmrim diagrama din fig. . 4 .Presupunem cse dorete o temporizarede 4 s.Se trece comutatorul K pe poziia 4 i se apas butonul B.n acest moment apare , n punctul A apare un impuls de aducere la 0 a numrtorului , iar bistabilul format din porile P5 , P6 capt la ieirea C nivel logic 1,iar la ieirea D nivel logic 0.

23

Fig. 3

2.

B ACTIONAT Releu de timp A B C

D
1 2 3 4 3.Verificarea funcionrii unui circuit basculant bistabil de tip J-K

T1

24

25

Bibliografie 1. De la poarta TTL la microprocesor(1987, editura TEHNIC, ing.Istvan Sztovanov, ing.Dan Bulik , ing. Eugen Borcoci)
2. Practica electronistului amator A.Bioiu, I.Mihiescu Editura Albatros, Bucureti 1984. 3. Google

26