FLIP FLOPS

INTRODUCCION Los Flip flops (biestable, latch, cerrojos, multivibradores), son circuitos secuenciales (los valores de las salidas, en un momento dado, no dependen exclusivamente de los valores de las entradas en dicho momento, sino tambin dependen del estado anterior o estado interno) La mayora de los sistemas secuenciales estn gobernados por seales de reloj. Como ejemplos de sistemas secuenciales, se tienen los registros y las memorias.
2

INTRODUCCIN Los valores almacenados en los elementos de memoria definen el estado del circuito secuencial Ejemplo: contestador telefnico que responde tras cuatro timbres de llamada Los componentes secuenciales se dividen en: Asncronos : Su salida y su estado se puede alterar en cuanto cambien los valores de sus entradas Sncronos : Su salida y su estado se alteran, si acaso, slo en determinados instantes definidos a partir de una seal de reloj
3

INTRODUCCIN
En todo sistema secuencial se tiene: a) Un conjunto finito, n, de variables de entrada (X1, X2,..., Xn). b) Un conjunto finito, m, de estados internos, Estos estados proporcionarn m variables internas (Y1,Y2,..., Ym). c) Un conjunto finito, p, de funciones de salida (Z1, Z2,..., Zp).

* Ejemplos de biestable: R-S, D, JK y T La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flaco(de subida o de bajada). Dentro de los biestables Los flip flops activados por nivel son los de tipo RS y D, dentro de los activos por flancos los tipos JK, T y D.

SEAL DE RELOJ

Perodo de reloj: Tiempo entre transiciones sucesivas en la misma direccin Frecuencia de reloj: Inversa del perodo de reloj.
6

SEAL DE RELOJ Circuito activo a nivel alto Si reacciona ante la seal de reloj a valor 1 Circuito activo a nivel bajo Si reacciona ante la seal de reloj a valor 0 Circuito activo por flanco de subida
Si reacciona ante la transicin de la seal de reloj de 0 a 1

Circuito activo por flanco de bajada

Si reacciona ante la transicin de la seal de reloj de 1 a 0

FLIP FLOP R-S

* Smbolo lgico
Caractersticas Dos estados Estado de set establecer (s) Estado de reset o restablecer(R) Clock o pulso de reloj Salidas Q salida normalizada Q o complmentada Los biestables RS se pueden implementar con puertas NOR y NAND

FLIP FLOP R-S

Compuertas NAND Tabla de Verdad

Compuertas NOR
con puertas NAND la conclusin es diferente porque el dispositivo es activo sus entradas a nivel bajo ( ceros lgicos ).
9

LATCH RS
Diagrama lgico Tabla de verdad

Si CK=0 tenemos que R'=S'=0 por lo que nos encontramos es una situacin de estado de memoria. Si CK=1 implica que R'=R y S'=S y por tanto el biestable atiende a los valores de entrada y acta segn la tabla de verdad.
10

BIESTABLES RS SNCRONOS POR FLANCOS

Circuito Tabla de verdad

11