Documente Academic
Documente Profesional
Documente Cultură
Capitulo 6
Agenda
Transmisin sncrona y asncrona Tipos de errores Deteccin de errores Correccin de errores Configuraciones Interfaces
Visin General
Hasta ahora:
De ahora en adelante:
Comunicaciones
Para que dos dispositivos conectados por un medio de transmisin puedan intercambiar datos, necesitan cooperar entre s
Sincronizacin
Qu Tipo de Transmisin?
Serial
Un
de un bit
Manchest er
Dificultades en Transmisin
Problemas en transmisin (interferencias) introducen errores en bits Dificultad de temporizacin
Para
Ejemplo:
10 segs
Ejemplo
Receptor
Lee
cada bit en el centro del intervalo de bit Muestreo a intervalos de bit Si reloj va 1% ms rpido que el del origen,
En
1/106 = 1 s
Sincronizacin
Dos enfoques
Transmisin
Transmisin Asncrona
Evita problema de sincronizacin al no enviar corrientes largas ininterrumpidas de bits Transmitir un caracter a la vez (5-8 bits)
Cdigo
Transmisin Asncrona
Ejemplo
Cdigos IRA (7 bits + 1 paridad = 8 bits) Receptor va un 5% ms lento que origen Cul es el desplazamiento del 8avo bit?
Otro Ejemplo
es el intervalo de bit?
de bit: 0.1 ms 100 s
Intervalo
ltimo bit muestreado es incorrecto Error de enmarcacin (framing): bit 8 se confunde con bit de inicio
Conjunto
de bits de carcter, inicio y fin, conocidos como frame o trama Error de enmarcacin tambin puede ocurrir cuando ruido en canal causa aparicin falsa de bit de inicio durante estado de reposo
Desempeo
Transmisin asncrona: simple y sencilla Pero, Cul es la sobrecarga de este esquema si transmitimos un carcter de 8 bits sin paridad, usando un elemento de fin (parada) bit de inicio + bit de parada = 8 bits + de 1 bit?
Se puede enviar ms bits juntos para reducir sobrecarga, pero esto aumenta probabilidad de acumular errores de sincronizacin (desfase)
Transmisin Sncrona
Una alternativa: origen enva seal del reloj a travs del canal
Tiene
digitales: Manchester Seales analgicas: varias alternativas; ej.: usar seal portadora para sincrona
Transmisin Sncrona
Patrn
y/o piecera
Bloque
Frames o Tramas
Desempeo
Para bloques de datos considerables, transmisin sncrona es ms eficiente que la asncrona Sobrecarga de trans. asncrona: 20% ms Sobrecarga de trans. sncrona: menor
Ej.:
HDLC usa 48 bits de control, prembulo y postmbulo; si se enva un bloque de 1000 caracteres, sobrecarga es del 0.6%
48/(8
Deteccin de Errores
Tipos de Errores
un bit a la vez
comnmente por ruido blanco
variacin en SNR puede confundir ciertos
Pequea
bits
En
grupos: de longitud B
Primer
bit y ltimo bit con errores Algunos bits intermedios con errores Ocurren comnmente por ruidos de impulso
Grupos de Errores
Aumentan con la tasa de datos Ejemplo:
Ocurre
1s.
Cul
es la longitud del error si la tasa de datos es de 10 Mbps? Cul es la longitud del error si la tasa de datos 10 es de 100 Mbps?Mbps/1s = 106/1-6 = 10 bits
Paridad CRC
Chequeo de Paridad
Esquema ms simple Valor de bit de paridad es tal que asegura que un caracter tenga un nmero par o impar de unos
Paridad
El receptor examina el caracter recibido y, si el nmero total de unos es impar, asume que no hay error
Si
111100 01
durante la transmisin se altera un bit (o cualquier nmero impar de bits), el receptor detectar el error
El bit de paridad par se pone a 1 si el nmero de unos en un conjunto de bits es impar, haciendo de esta forma que el nmero total de bits (datos+paridad) sea par. El bit de paridad impar se pone a 1 si el nmero de unos en un conjunto de bits es par, haciendo de esta forma que el nmero total de bits (datos+paridad) sea impar.
CRC: Proceso
FCS (Frame Check Secuence): secuencia de n-k bits generada o cdigo de deteccin de errores
Transmisor enva n bits, los cuales son exactamente divisibles para algn nmero Receptor divide bits recibidos para ese nmero
Si
CRC: Proceso
Aritmtica de CRCs es basada en matemtica de campos finitos Ejemplo de mensaje de 8 bits: 10011010 M(x) = 1 x7 + 1 x4 + 1 x3 + 1 x1 = x7 + x4 + x3 + x1 Este es un polinomio de grado 7
CRC: Proceso
Polinomio se divide para generador polinomial El residuo es el CRC o FCS Generadores polinomiales estndares incluyen:
CRC-16:
x16 + x15 + x2 + 1 CRC-CCITT: x16 + x12 + x5 + 1 CRC-32: x32 + x26 + x23 + x22 + x16 + x12 + x11 + x10 + x8 + x7 + x5 + x4 + x2 + 1
Ethernet
CRC: Proceso
Se aaden r bits "0" a la derecha del mensaje (esto es, se aaden tantos ceros como grado tenga el polinomio generador). Se divide el polinomio obtenido por el polinomio generador. La divisin se realiza en mdulo 2, que es igual que la divisin binaria, con dos excepciones: * 1 + 1 = 0 (no hay acarreo) y * 0 - 1 = 1 (no hay acarreo)
CRC: Proceso
La eleccin del polinomio generador es esencial si queremos detectar la mayora de los errores que ocurran. Uno de los polinomios generadores que ms se suelen utilizar es el estndar CCITT:
x16 + x12 + x5 + 1.
Este polinomio permite la deteccin de: * * * * 100% de errores 100% de errores 100% de errores 100% de errores simples. dobles. de un nmero impar de bits. en rfagas (en una serie sucesiva de bits) de
16
2.
3.
Resid uo
Transmisor (cont)
Resultado:
Mensaje
Receptor:
Mens aje
Divide polinomio recibido para generador Residuo debe ser 0; de otra manera, hubo error en transmisin
10011010 11 101 01 10 11 01 01 10 11 00 01 10 11 01 11 11 00 01 11 11 01 01 0
11 01 111110 01
Genera dor
Resid uo
CRC: Polinomios
de un bit, siempre y cuando xk y x0 tengan coeficiente diferente de 0 Errores de dos bits siempre y cuando C(x) tenga un factor con al menos tres trminos Todo nmero impar de errores, siempre y cuando C(x) contenga el factor (x+1) Cualquier secuencia consecutiva de errores de hasta k bits (y la mayora de ms de k bits)
Correccin de Errores
Correccin de Errores
2 (enlace) y 4 (transporte) del modelo OSI Enfoque no apropiado para aplicaciones inalmbricas
BER
es alto muchas retransmisiones Demora de propagacin puede ser larga (satlite) comparada con demora de transmisin del frame
Se enva el codeword Cadena de bits recibida similar a la transmitida, pero puede contener errores Cdigo (codeword) recibido pasado a decodificador FEC
Si no hay errores, resultado igual al bloque original de datos Algunos patrones de errores pueden ser detectados y corregidos; otros detectados pero no corregidos
Posible deducir original en presencia de cierto nivel de errores Ej.: Cdigo de correccin de bloque
En
Proporciona bloque de n bits (codeword) Todos los k bits originales incluidos en codeword Ej.: Cdigos Hamming
Algunos
FEC mapean k bits en una palabra de n bits de tal manera que los k bits originales no aparecen
Configuraciones
Topologa
Topologa: ordenamiento de estaciones en medio Dos tipos:
Punto-a-punto
Multi-punto
Ms
Configuraciones Tradicionales
Enlaces
Half-duplex Full-duplex
En
caso de sealizacin digital (la cual requiere medios guiados), usualmente requiere dos caminos de transmisin separados (ej.: dos pares trenzados)
Existe
Para
Si
seales analgicas:
estacin transmite y recibe a misma frecuencia: halfduplex (guiados y no guiados) o full-duplex (guiados, dos lneas) Si estacin transmite y recibe a diferentes frecuencias:
Interfaces
Interfacing
Dispositivos de procesamiento de datos (DTE) usualmente no incluyen mecanismos de transmisin Necesitan una interfaz llamada equipo de terminacin de circuitos de datos (DCE)
Ej.:
modem, NIC
DCE transmite bits en el medio DCE se comunica con DTE (datos e info. de control)
Usa
Interfacing
Caractersticas de Interfaz
Elctricas
Voltaje,
temporizacin de cambios de voltaje DCE y DTE deben usar mismo: sistema de codifica-cin (ej.: NRZ), niveles de voltaje y duraciones de bits
Definen
De procedimientos
V.24/EIA-232-F
Usada
en modems telefnicos ITU: International Telecommunication Union ITU-T: ITU Telecommunication Standardization Sector EIA: Electronic Industries Alliance
ISDN
V.24/EIA-232-F
ITU-T v.24 Especifica nicamente aspectos funcionales y procedurales
Referencia
RS-232 (1962) Mecnicas: ISO 2110 (DB-25) Elctricas: V.28 (1993) Funcional: V.24 (1996) Procedimientos: V.24
Especificaciones Mecnicas
Especificaciones Elctricas
Seales digitales Valores interpretados como de control o datos, dependiendo del circuito Datos: codificacin NRZ
Ms
Especificaciones Funcionales
Especificaciones de Procedimientos
Ej.: modem lnea privada asncrona Cuando se lo enciende, el modem (DCE) indica DCE ready Cuando el DTE est listo para enviar datos, indica Request to send
Tambin
duplex
El modem responde cuando esta listo indicando Clear to send DTE enva los datos Cuando datos llegan, modem local indica Receive line signal detector y entrega los datos
Transmisin balanceada
Llevada en dos lneas (ej.: par trenzado) Seales vistas como corrientes en un sentido en un conductor y en el sentido contrario en el otro Sealizacin diferencial Valor depende de direccin del voltaje Tolera ms ruido y genera menos No balanceado (ej.: RS-232 usa una lnea de seal y tierra) Codificacin de datos depende de tasa de datos Tasa bsica de 192 Kbps usa codificacin pseudoternaria Tasa primaria usa AMI y B8ZS o HDB3