Sistemas Secuenciales

La mayor parte de los sistemas encontrados en la prctica tambin incluyen elementos de almacenamiento que requieren que el sistema se describa en trminos de circuitos secuenciales.

Sistemas Digitales

Diagrama de un circuito secuencial

Entradas

Circuito combinatorio
Reloj

Flip-Flops

Salidas

Sistemas Digitales

Flip-flops

Un flip-flop es una celda binaria capaz de almacenar un bit de informacin. Tiene dos salidas, una para el valor normal y una para el valor complementario. La diferencia entre los diversos tipos de flip-flops est en el nmero de entradas que posean y la manera en la cual las entradas afectan el estado binario.

Sistemas Digitales

Lgica Secuencial

Tipos
Flip-Flop SR Flip-Flop D Flip-Flop JK Flip-Flop T

Tablas de Caractersticas Sincronismo

Sistemas Digitales

Flip Flop

Sistemas Digitales

Flip Flop J K

Sistemas Digitales

Flip Flop T

Sistemas Digitales

Flip Flop D

Sistemas Digitales

FLIP FLOP SR MAESTRO ESCLAVO

Sistemas Digitales

Tablas caractersticas de flip flops.

SR 00 O1 10 11

Q(t+1) Q(t) 0 1 ?_

JK 00 O1 10 11

Q(t+1) Q(t) 0 1 Q (t)

D 0 1

Q (t+1) 0 1

T 0 1

Q(t+1) Q(t) Q (t)

Sistemas Digitales

10

Ejemplo de circuito secuencial

Sistemas Digitales

11

Registros

Un registro en un grupo de flip-flops, donde cada flip-flop es capaz de almacenar un bit de informacin. Un registro de n bits es un grupo de n flip-flops y es capaz de almacenar cualquier infomacin binaria de n bits.
Los registros tambin pueden hacer tareas de procesamiento si se le aaden compuertas externas.

Registro de 4 bits

Carga de Registro

La transferencia de nueva informacin a un registro se denomina carga del registro. Si todos los bits del registro se cargan simultaneamente, decimos que la carga se hizo en paralelo.
En la configuracin anterior el reloj debe inhibirse en el circuito si el contenido del registro debe permanecer sin cambio. Esto puede mejorarse aadiendo compuertas externas de control de carga.

Registro con carga paralela

Tiene una seal de control usada para decidir qu pulso de reloj especfico tendr un efecto en un registro particular. Entrada de Carga (load): Determina la accin que va a tomarse con cada pulso de reloj

Registro con carga paralela.

Carga A0

I0
A1 I1

A2 I2

A3 I3

REGISTRO 74 273

REGISTRO 74 273

MULTIPLEXOR 74 157 CUADRUPLE DE DOS CANALES

MULTIPLEXOR 74 157 CUADRUPLE DE DOS CANALES

SUMADOR RESTADOR BCD

SUMADOR RESTADOR BCD

SUMADOR RESTADOR BCD OPERACIONES ARITMETICAS CON NUMEROS BINARIOS

SUMADOR RESTADOR BCD REPRESENTACION DE COMPLEMENTOS

SUMADOR RESTADOR BCD REPRESENTACION DE COMPLEMENTOS

SUMADOR RESTADOR BCD

SUMADOR RESTADOR BCD

SUMADOR RESTADOR BCD

SUMADOR RESTADOR BCD

SUMADOR RESTADOR BCD

SUMADOR RESTADOR BCD

SUMADOR RESTADOR BCD

SUMADOR RESTADOR BCD

SUMADOR RESTADOR BCD

SUMADOR RESTADOR BCD

SISTEMAS SECUENCIALES SINCRONOS

MODELO DE MEALY

Excitacin Lgica de Estado Siguiente

Entradas

Elemento de Memoria

Estado presente

Lgica de Salida

Salidas

Pulso de Reloj

Figura 2. Estructura de Mquina de Mealy

Estado siguiente Salidas

= F (estado presente, seales de entrada) = G(estado presente. seales de entrada)

SISTEMAS SECUENCIALES SINCRONOS

DIAGRAMA DE ESTADO y TABLA DE ESTADO

A 1/1 0/1 0/0 1/0

Estado presente

Estado siguiente/Salidas X=0 X =1 B/1 B/0 A/0 C/0 A/1 C/0

A B C

0/0

1/0

Seales de entrada que causan la transicin

Seales de salida durante el estado presente

SISTEMAS SECUENCIALES SINCRONOS

MODELO DE MOORE

Excitacin

Salidas
Estado presente Elemento de Memoria Lgica de Salida

Entradas

Lgica de Estado Siguiente

Pulso de Reloj

Figura 3. Estructura de Mquina de Mealy

Estado siguiente Salidas

= F (estado presente, seales de entrada) = G(estado presente.)

SISTEMAS SECUENCIALES SINCRONO

DIAGRAMA DE ESTADO

Y/0

1 1
W/0

U/1 1 0

Para este caso un estado se representa por un crculo, la transicin de un estado a otro por lneas dirigidas que conectan los crculos, las cuales estn marcadas por las seales de entrada. La salida se incluye entonces dentro de los crculos que representan los estados del circuito.

SISTEMAS SECUENCIALES SINCRONO

TABLA DE ESTADO

Estado presente

Estado siguiente X = 0 X =1 U Y U Y U W

Salidas

U W Y

1 0 0

Unidad de Memoria

Una unidad de memoria es un conjunto de celdas de almacenamiento (flip-flops) junto con los circuitos asociados que se necesitan para meter y sacar la informacin del almacenamiento. La memoria almacena informacin binaria en grupos que se denominan palabras.

Palabras de memoria

Una palabra de memoria es un grupo de nemeros 1 y 0 que puede representar un nmero, un cdigo de instruccin uno o ms caracteres alfanumricos o cualquier otra informacin en cdigo binario. La capacidad de las memorias comerciales se define como la cantidad total de bytes que pueden almacenar. Su estructura est definida por el nmero de palabras y por la cantidad de bits en cada palabra.

Estructura

Tiene lneas de direccionamiento: encargadas de selecionar una palabra en particular. Direccionamiento: de 0 a 2k-1, donde k es la cantidad de lneas de direccin Ejemplo: para una direccionamiento de 10 bits tendremos 1024 palabras. Unidades: K (kilo) 210, M(mega) 220 y G(giga) 230. 64 K es igua a 216, 4G = ??

Memoria de acceso aleatorio

En la memoria de acceso aleatorio (RAM), las celdas de la memoria pueden accesarse para la transferencia de informacin en cualquier posicin aleatoria. La ubicacin de una palabra en la memoria requerir el mismo tiempo sin importar la unicacin fsica.

Unidad de Memoria (RAM)

Lneas de Operacin
Escritura (W) Lectura (R) Enable

Unidad de Memoria de 2k palabras Y n bits por palabra

n Lneas de Datos

BUS

BUS

k Lneas de Direccin

Operaciones con la memoria

Escritura:

Aplicar la direccin a las lneas de direcionamiento Aplicar los datos a las lneas de datos Activar la entrada de escritura.

Lectura

Aplicar la direccin a las lneas de direccin. Activar la entrada de lectura.

Hablilitacin (enable) y sincronismo.