PLACA BASE

FUNCIONAMIENTO DE LA PLACA BASE

Reloj.
Corriente elctrica continua.

Genera impulsos elctricos.

SEAL ANALGICA.

RELOG

SEAL DIGITAL. Impulsos elctricos a intervalos constantes.

BUS

Transmisin 1 2 3 4 5 6 7 8 9 10 11 12 13 14 digital.
Ancho del bus: 14 bits. Arranca el reloj !

MICRO
REGISTRO DE INSTRUCCION
1 0 0 1 0 0 1 1 0 1 00 1 0

El micro genera cdigo binario.

1 2 3 4 5 6 7 8 9 10 11 12 13 14

B U S 14 BITS

MICRO
1 0 1 10 0 0 1 1 1 0 0 1 1 1 1 0 1 1 0 0 1 0 0 1 1 1 0

1 1 1 0 1 0 1 1 0 1 0 1 0 1

El primer PC dispona slo de un bus de sistema unificado: CPU, la RAM y todos los dispositivos de entrada/salida accedan al bus del sistema a la misma velocidad y de la misma manera. Esta configuracin fuerza a la CPU a transferir datos a la misma velocidad que los dispositivos de E/S y por tanto puede considerarse como una perdida de rendimiento del sistema. Sin embargo en aquella poca las CPUs trabajaban a velocidades bastante bajas, por lo que esta configuracin era viable. A partir de los sistemas 80386: El bus de entrada/salida no poda funcionar a la misma velocidad que lo hacan la CPU y la RAM, y debido a esto se separaron, as fue posible optimizar el bus de sistema de forma independiente, pudiendo funcionar con la mxima velocidad permitida por la CPU y la RAM.

A partir del Pentium II, el bus que conecta la CPU con la placa base ha recibido el nombre de front-side bus (FSB) Este bus es el que comunica el procesador con el chipset y con la memoria. Como complemento de este bus tenemos el Back-Side Bus. Mientras que el bus frontal describe la interfaz entre la cach de nivel 2 del procesador y la placa base, el bus posterior (BSB) describe la interfaz entre la cach de nivel 1, en el ncleo del procesador y la cach de nivel 2

El FSB o el bus externo indica la velocidad con la que el procesador (SE COMUNICA CON LA PLACA), luego sera vital en la velocidad con que puede acceder a la memoria RAM. La frecuencia interna y externa no tienen porque ser iguales. Un procesador Pentium con una frecuencia interna de 200 MHz se comunica con el exterior con una frecuencia de bus externa de 66 MHz mientras que el Pentium con 60 MHz cuenta con la misma frecuencia interna y externa. Todo bus puede dividirse en el bus de direcciones, el bus de datos y el bus de control

Buses del sistema Back Side Bus (BSB): Describe la interfaz entre la cach L1 (memoria dentro del micro) y la cach L2. Raramente se menciona este parmetro. Puede ir a la misma velocidad que el Microprocesador o a la mitad de velocidad que ste.

FSB va a velocidad inferior a la del BSB

8

Buses del sistema

BSB

FSB a) Con cach L2 externa b) Con cach L2 interna

9

Buses del sistema

Ej: Pentium III a 800 MHz. 2 formas de establecer esta velocidad:

FSB: 100 MHz y Multiplicador 8x FSB: 133 MHz y Multiplicador 6x

Cul resulta ms rpido?

10

Conclusin Ambos procesan informacin a la misma velocidad

El ltimo sistema (FSB 133 MHz) lee y escribe Datos de/a memoria un 33% ms rpido que el primer sistema (FSB 100 MHz).

11

Chipsets Chipsets: Conjunto de chips dedicados a funciones especficas. Ej: el chipset del teclado, controla al teclado Chipset

12

Chipsets En los primeros equipos haba un chip o circuito Independiente para cada funcin. Posteriormente docenas de circuitos independientes se agruparon en unos pocos. Los chipsets ms modernos se agrupan en la actualidad en dos: NorthBridge SouthBridge
13

Chipsets NorthBridge: Circuito que interconecta la CPU con los componentes de alta velocidad del sistema (AGP, RAM, ...) a travs del FSB. Funciones: Determina el tipo de memoria, cantidad y velocidad de la misma que puede instalarse en el equipo. Velocidad del microprocesador. Tipo de AGP (2x 4x) PCI Express (x1,x2,x4,x8,x12,x16) Cuando la grafica esta integrada en la placa, gestiona todo el video
14

Chipsets SouthBridge:

Circuito responsable de la interconexin de la CPU con los componentes ms lentos del sistema (USB, ISA, IDE, etc.) Funciones:
Control de la BIOS Nmero de ranuras de expansin direccionadas. Tipo de USB soportado (1.1 2) Plug &Play, DMA, interrupciones, el reloj, teclado, etc Velocidades de discos duros soportadas (ATA 100, ATA133, etc.) 15

16

Un bus es un canal en el que fluye la informacin entre dos o mas dispositivos canal de comunicacin Ancho de bus: N bits Velocidad de bus: velocidad a la que circula la informacin en cada canal. Se expresa en MHz

17

El ancho de banda de un bus es la cantidad mxima de informacin que puede fluir por el por unidad de tiempo. Se expresa en MB/s Por ejemplo: Bus de 32 bits y velocidad de 33,33 Mhz ABBUS= 32 bits x 33,33= 1.065 Mb/s = 133 MB/s

18

Bus del sistema.

MICRO BUS CHIPSET BUS RAM

BUS PERIFRICOS

Clases de Bus.
BUS de datos MICRO BUS de control CHIPSET BUS de datos BUS de control RAM

BUS de
direcciones

BUS de
direcciones

BUS DE BUS DE CONTROL DATOS

PERIFRICOS

Chipset. Comunica cada bus coordinando sus frecuencias.

100 MHz. MICRO BUS sistema 33 MHz.
Dispositivos

100 MHz. BUS sistema CHIPSET 66 MHz. BUS AGP Sistema grfico RAM

PCI
Dispositivos ISA

BUS PCI

8 MHz.

Diagrama lgico de una placa base

Representa los diferentes buses que hay en la placa y su interconexin El chipset es el conjunto formado por el puente norte y el puente sur El chipset es el componente principal de una placa madre

El puente norte

El puente norte (Memory Controller Hub) conecta los buses rpidos del ordenador que son los que utilizan los componente centrales FSB (Front Side Bus) es el bus que conecta a la CPU con el puente norte Bus de memoria es el bus que conecta a los bancos de memoria con el controlador de memoria Los buses de las tarjetas grficas AGP o PCI-Express se conectan al puente norte para mejorar su rendimiento de acceso a memoria. Hoy en da la mayora de las placas utilizan un sistema de reloj asncrono entre bus de Memoria y FSB

El puente sur

Es la parte del chipset que interconecta los buses lentos del ordenador que utilizan los perifricos y tarjetas de expansin Tradicionalmente el SB conectaba el BUS PCI o ISA con el NB Con la aparicin de nuevos buses y el agotamiento de PCI el resto de buses se comenzaron a conectar directamente al SB para evitar saturar el BUS PCI

Diagrama lgico con controlador de memoria integrado

El puente norte se incluye dentro del procesador A veces tambien se incluye la conexin con el sistema de video o una tarjeta de video integrada

El Chipset

El chipset (conjunto de chips) es el conjunto de puente norte (si existe) y sur Cada chipset se disea para un socket y familia de procesadores Normalmente el chipset solo es compatible con un tipo de memoria principal aunque hay algunos chipset hbridos El chipset tambin marca las velocidades mximas de procesador y memoria

EJERCICIO 3

Identificar dos chipsets actuales para placas base para procesadores AMD e Intel de sobremesa
Fabricante Modelo Socket Diagrama del chipset Controlador de memoria integrado en Northbridge o en CPU Tipo de CPU soportada Velocidad mxima de memoria en MHz Doble canal o triple canal

BIOS

La BIOS (Basic Input Output System) es un conjunto de rutinas de entrada/salida bsicas que provee la placa madre y que residen en una ROM Adems la BIOS se encarga del arranque del SO, la configuracin hardware y ejecutar el POST (Power On Self Test) Con el tiempo las rutinas del I/O han dejado de utilizarse El valor de los parmetros de configuracin de la BIOS se almacena en la CMOS La CMOS es una memoria voltil que cuando el PC est apagado se alimenta de una pila de botn El borrado de la CMOS se realiza normalmente puenteando un jumper o quitando la pila durante unos minutos.

CHIPSET---NOTAS

EXISTEN PEQUEAS VARIANTES DEL ESQUEMA, COMO UNIR NORTHBRIDGE Y EL SOUTHBRIDGE EN UN UNICO CHIP,; O PRESUMIR DE TRES CHIPS EN LUGAR DE DOS, COMO HIZO INTEL CON SU COMBINACION

(G)MCH+ICH+FWH

LAMENTABLEMENTE, A VECES ESTOS CHIPS RECIBEN OTROS NOMBRES ; POR EJEMPLO:

EN NVIDIA

SPP: SYSTEM PLATFORM PROCESSOR, EL NORTHBRIDGE IGP: INTEGRATED GRAPHICS PROCESSOR, UN NORT...CON CONTROLADORA GRAFICA INCORPORADO

MCP: MEDIA AND COMMUNICATIONS PROCESSOR, EL SOUTHBRIDGE

INTEL

MCH O GMCH: MEMORY CONTROLLER HUB Y EL GRAPHICS AND MEMORY CONTROLLER HUB; EN REALIDAD NO SON MAS QUE NORTHBRIGE, SIN O CON CONTROLADORA GRAFICA
IOH INPUT/OUTPUT HUB, ES COMO DESCRIBE INTEL AL NORT... DE PRIMER CHIPSET PARA CORE I7/I5/I3, EL X58;LOGICO, LA CONTROLADORA DE MEMORIA YA NO ESTA EN EL SINO EN EL MICRO PCH: PLATAFORM CONTROLLER HUBTODO ESTA EN UN UNICO CHIP ICH I/O CONTROLLER HUB (UN SOUTHBRIDGE)

FWH: FIRM WARE HUB, UN SIMPLLE CHIP DE BIOS (FIRMWARE)

Las caractersticas principales a tener en cuenta a

la hora de elegir un chipset son las siguientes:
Tipo de CPU soportado Velocidad del bus de sistema Tipo de memoria RAM soportado

Tamao mximo de los mdulos de memoria RAM

Soporte para el controlador de disco duro (IDE, SCSI, SATA o SAS) USB / FireWire / Audio / etc...

SISTEMA DE COMUNICACION ENTRE LOS DOS CHIP

DMI DIRECT MEDIA INTERFACE (INTEL)

HYPERTRANSPORT (NVIDIA O ATI)

V-LINK (VIA)
MuTIOL (SiS)

EJERCICIO 4

BUSCA INFORMACION SOBRE LAS TECNOLOGIAS SIGUIENTES

DMI HYPERTRANSPORT V-LINK MuTIOL

EJERCICIO 5

BUSCA INFORMACION SOBRE

UEFI

HyperTransport: Lo puedes encontrar tanto en quipos de AMD, como de Nvidia, o Apple. AMD decide incluir el controlador de memoria dentro del chip y debido a esto descarga el bus de un gran trasiego de informacin. Este elemento es una de las razones por las cuales los procesadores Athlon fueron durante unos aos los reyes en prestaciones.

Hyper Transport (HT): tambin conocido como Lightning Data Transport (LDT) es una tecnologa de comunicaciones bidireccional, que funciona tanto en serie como en paralelo, y que ofrece un gran ancho de banda en conexiones punto a punto de baja latencia. Se public el 2 de abril de 2001. Esta tecnologa se aplica en la comunicacin entre chips de un circuito integrado ofreciendo un enlace ( bus) avanzado de alta velocidad y alto rendimiento; es una conexin universal que est diseada para reducir el nmero de buses dentro de un sistema, suministrando un enlace de alto rendimiento a las aplicaciones incorporadas y facilitando sistemas de multiprocesamiento altamente escalables.

DMI(Direct Media Interface):

Es la respuesta de Intel al Hypertransport de AMD. Ha estado presente en varias versiones de los procesadores del fabricante. En principio conectaba el controlador de memoria con la parte del chipset encargado de comunicarse con los otros elementos de la placa base. Cuando Intel integra el controlador en el procesador se encarga de conectar este a esa parte del chipset al que estn conectados todos los dispositivos. En los procesadores ms modernos y por lo tanto que tienen un mayor nmero de elementos integrados en la CPU, las necesidades de este enlace en cuanto a velocidad son menores, y por lo tanto su importancia en las prestaciones decrece.

El Desktop Management Interface: (DMI) genera un framework standard para gestin y seguimiento de componentes en un ordenador de sobremesa, porttil o servidor, creando una abstraccin de esos componentes desde el software que los gestiona. El desarrollo de DMI seal los primeros pasos de la Distributed Management Task Force (DMTF) en la creacin de estndares de gestin equipos. Antes de la introduccin de DMI, la informacin sobre los detalles sobre los componentes en un ordenador personal podan hallarse en fuentes de informacin no estandarizadas.

V-LINK (VIA):

V-LINK es un BUS de alto ancho de banda, para permitir la comunicacin entre los chipsets Norte y SUR.

V-Link: El Southbridge integra cada vez mayor nmero de dispositivos a conectar y comunicar por lo que fabricantes como AMD o VIA Technologies han desarrollado tecnologas como Hyper Transport o Ultra VLink respectivamente para evitar el efecto cuello de botella que se produca al usar como puente el bus PCI.

MuTiol: El 645 North Bridge utiliza interconexin MuTIOL SiS 'para interactuar con el 961 South Bridge. Este autobs funciona a 66 MHz y es el doble de bombeo lo que significa que transfiere los datos dos veces (y aborda una vez) por ciclo de reloj

UEFI

EFI es una alternativa mas moderna a la BIOS Es un rediseo del proceso de arranque del ordenador y de las rutinas ofrecidas por la BIOS Soluciona las limitaciones de espacio de la BIOS de 1MB y el modo de 16bits del procesador Soluciona con GPT las limitaciones del MBR que impide mas de 4 particiones primarias y discos de 2,2TB Reemplaza al gestor de arranque ya que es el propio EFI quien lanza el SO Windows solo soporta UEFI en 64bits Para arrancar desde GPT-UEFI en Windows se necesitan Windows vista o posteriores Las placas con UEFI incluyen tambien una BIOS clsica para compatibilidad