Convertidores A/D y D/A

Por: ing. Valentin Sarmiento

SISTEMAS DIGITALES I (SD05)
Introduccin
Las seales que representan fenmenos fsicos
aparecen en forma analgica.
Sensores de presin, temperatura, humedad, gases, etc.
entregan una seal que varia en forma continua que es
funcin del valor medido.
Las seales son amplificadas, acondicionadas y filtradas
por componentes analgicos y presentadas en un
instrumento de medicin (instrumento de aguja).
Si se desea almacenar, procesar y/o transmitir estas
seales la forma mas sencilla es convertirlas al formato
digital y almacenarlas en memorias (disco, ram, eeprom,
etc.)

En la produccin de bloques de motor se moldea el hierro
fundido, es importante que el enfriamiento del mismo se
haga en forma controlada, esto es:
Si se enfra demasiado rpido se producen fallas internas
en el mismo que lo descartarn pero si se enfra demasiado
lento se altera la produccin de la empresa.
Entonces hay un sistema observacin de la temperatura del
bloque que es recibido por una computadora que acciona y
regula el sistema de enfriamiento.
En este caso, la temperatura se transforma en una
corriente elctrica por medio de una termocupla. Para que
este dato pueda ser introducido en el computador es
necesario convertirlo a un valor digital, ya que todos los
valores que procesa el mismo son de este tipo.
Introduccin
Por otro lado, para aumentar la velocidad de giro de algn
ventilador habr que entregar mayor tensin o corriente al
dispositivo adecuado. Son muchos los dispositivos que se
accionan con tensiones o corrientes continuas.
Entonces, a la entrada del computador har falta
conversores analgico a digital (A/D converter o ADC) y a la
salida ser necesario colocar conversores digital a analgico
(D/A converter o DAC).
Introduccin
Introduccin
Ventajas de la seal digital
La seal puede replicarse sin perdida de calidad (CD,
repetidores, etc.)
Pueden detectarse y corregirse errores en la seal (ej.
CD/DVD, CRC, etc.)
Procesamiento digital y compresin de la seal (MP3,
JPG, etc.)
Desventajas de la seal digital
Se necesita una conversin analgica-digital y un
conversin digital analgica.
La discretizacin introduce errores de cuantizacin.

Introduccin
Terminologa A-D
Resolucin del conversor
Es la mnima variacin en la seal de entrada que puede detectar el ADC.

Exactitud del conversor
Es la suma de todos los errores del ADC, incluyendo el error de cuantizacin.









Tiempo de conversin (t
c
)
Es el tiempo que requiere el ADC para convertir la seal de entrada.

Throughput rate
Es la cantidad mxima de conversiones que puede realizar el ADC (=1/t
c
)

LSB : Es el mas pequeo nivel de voltaje que el ADC puede convertir a digital
FS: Full Scale, por lo general es igual a la amplitud de la seal analgica
Caractersticas AD - Resumen
Un conversor AD tiene como salida un valor
digital que indica la proporcin entre la seal
analgica de entrada y la tensin de referencia:
El conversor discretiza la seal en n bits:

La cantidad posible de valores de
salida depende de la cantidad de
bits:
#valores de salida: 2
n


La resolucin depende del nmero de
bits usado para cuantizar:
Quantum = LSB = FS/2
n


El error de cuantizacin depende del
nmero de bits usados:
Error cuantizacin = 1/2 LSB
Disponemos de un sensor de temperatura cuyo margen
de medida es de -20 a 120 C. Su salida es de 4 a 20 mA,
siendo su respuesta lineal, esta salida se aplica a una
resistencia de 470. Si disponemos de un ADC con un
fondo de escala (FS) de 10V.
Cuntos bits deber tener el convertidor para poder tener
una resolucin de 0,5 C como mnimo?
Ejemplo de Aplicacin
a) Cuntos bits deber tener el convertidor para poder tener una
resolucin de 0,5 C como mnimo?
Eso quiere decir que en 16mA hay una variacin de 140C. Por lo
tanto 16/140 = 0,1143 mA/C con una resistencia de 470,
470*0.1143*10
-3
=53.71 mV/C. Por lo tanto 26,86mV por cada 0,5C
por lo que ese tendr que ser el valor, como mnimo del LSB. Como
tenemos FS=10V y LSB 26,86 mV:





Por lo tanto ha de ser de 9 bits mnimo
Ejemplo de Aplicacin (SOL)






- Errores lineales: Son corregibles mediante ajustes sencillos:









- Errores no lineales: Son difciles de corregir:

Error de
offset
Error de
ganancia
Error de
alinealidad
Error de
alinealidad
Errores de conversin A/D
Sample & hold
Muestreo (llave on)
La senal continua
es muestreada y
luego ese valor es
mantenido por el
capacitor hasta el
proximo muestreo
Circuito sample and hold (muestreo y
retencin) A-D
Circuito sample and hold (muestreo y
retencin) A-D

- Durante la conversin la seal de entrada debe permanecer estable:



Ejemplo
Para un ADC de 8 bits, con t
c
= 100s (10KHz) y FS = 2A, y con

resulta:







- Para salvar este problema
se utilizan circuitos Sample and Hold
que muestran la seal y retienen
su valor durante el tiempo
de conversin (memoria analgica).

max
( )
2
n
c
dV FS
dt t
s
sin(2 )
i
v A ft t =
2 cos(2)2
i
dv
fA ft fA
dt
t t t = s
2 1
2 12.4
2 2
n n
c c
A
fA f Hz
t t
t
t
s s = Esto es muy bajo!
Acondicionamiento de la seal de entrada




- La seal a convertir debe aprovechar todo el rango de entrada del ADC:
Se aprovecha mejor la resolucin del ADC
Se minimiza el efecto de los errores del ADC

Ejemplo
Se tiene una seal con rango -10 a 10 Volts y un conversor con rango 0-5Volts.









- Los circuitos con operacionales son muy adecuados para escalar seales.
- Hoy en da esto viene muchas veces integrado en los ADCs.


Caractersticas de los ADCs

Caractersticas de las entradas analgicas
de los conversores A-D:

Tipo de seal (tensin o corriente)
Polaridad (Unipolar, bipolar)
Nmero de canales
Rango de seal
Tensin de referencia (interna, externa)
Clock del conversor (interno, externo)
Deriva de la tensin de referencia

Caractersticas de las salidas digitales
de los conversores A-D:

Nmero de bits
Formato de la salida (paralelo, serie)
Conexin a bus
Niveles elctricos de la seal digital (5Volts, 3.3V, etc.)
Codificacin binaria (natural,2C,BCD)


Conversores A/D Comparador Paralelo
Parallel-Comparator A/D Converter
Es el mas rpido de los
conversores A/D pero es tambin
el mas caro, dado que necesita de
2N-1 comparadores para un
conversor de N bits.

La seal analgica a convertir se
aplica simultneamente a los
siete comparadores con un
umbral o tensin de referencia
igualmente espaciado. Las
referencias son por lo tanto,
Vref/7, 2Vref/7, etc.
La salida Y ser baja para todos los comparadores con umbral mayor que
la entrada analgica respectiva (Vref > Ve; Y=0). Pero Y ser alta para
todos los comparadores con umbral menor que la entrada analgica ( Vref
< Ve; Y=1).

De esta manera se obtendr un cdigo diferente de la numeracin binaria
hacindose necesario un conversor de cdigo. La palabra con este cdigo
binario se debe mantener disponible en sus entradas por un tiempo
suficiente para que la conversacin sea hecha sin perder informacin para
lo cual se introducen una serie de latchs que retienen la palabra a ser
convertida.

El conversor de cdigo del ejemplo deber traducir el cdigo formado por
las salidas Y a el cdigo de numeracin binaria de tres bits, como se
muestra en la tabla siguiente. Note que cuando dos de los comparadores
estn con sus salidas en cero tienen una correspondencia con un cero
binario.
Conversores A/D Comparador Paralelo
Parallel-Comparator A/D Converter
Estados del conversor A/D paralelo como funcin de la tensin de
entrada
Conversores A/D Comparador Paralelo
Parallel-Comparator A/D Converter


Conversores A/D Comparador Paralelo
Parallel-Comparator A/D Converter
Conversor A/D Rampa Tipo Contador
Parallel-Comparator A/D Converter
En la figura siguiente se representa un diagrama en bloques de un
conversor A/D rampa tipo contador. La lnea clear se usa para
inicializar el contador en 0 (cero). El contador graba en forma
binaria el nmero de pulsos provenientes del clock.
Conversor A/D Rampa Tipo Contador
Parallel-Comparator A/D Converter
Dado que el nmero de los pulsos contados aumenta linealmente con
el tiempo, la palabra binaria representada al contar se la usa en un
conversor D/A cuya salida analgica se muestra en el grfico
siguiente.
Esta es comparada con la entrada analgica. Mientras la salida del
conversor D/A es inferior a la entrada analgica (Ve > Vd) el
comparador entrega un uno a la puerta AND que as permite que la
seal del clock llegue al contador digital. En cuanto la tensin
generada en el conversor D/A supera el valor analgico de entrada
al comparador (Vd > Ve) ste manda un cero a la puerta AND que
detiene la informacin del clock, deteniendo al contador digital.
El corte del contador se produce cuando Ve = Vd (o
inmediatamente inferior segn la escala de error) y este valor es
ledo a la salida del contador como una palabra que representa en
forma digital que representa el valor de la tensin de entrada
analgica.
Conversor A/D Rampa Tipo Contador
Parallel-Comparator A/D Converter
Conversor A/D Por Aproximacin Sucesiva
Sucessive Approximation A/D Converter
Los conversores A/D por aproximacin sucesiva son los ms comunes
entre los conversores A/D, permiten una conversin rpida,
proporcionando una gama de 100.000 o ms conversiones por
segundo.
En la tcnica de aproximacin sucesiva, es utilizada un algoritmo para
convertir la entrada analgica en digital. Este algoritmo consiste en
ajustar el MSB para 1 y todos los otros bits para 0. El comparador
compara la salida de conversor D/A (Vd) con la seal de entrada
analgica (Ve). Si Vd > Ve, el 1 es quitado del MSB y es enviado al
prximo bit siguiendo en el orden decreciente del MSB. Si Ve > Vd, el
MSB permanece como 1 y el prximo bit ms significativo tambin
recibe 1. De este modo se coloca un 1 y probado en cada bit del
decodificador D/A hasta el fin del proceso, para obtener el valor
binario equivalente.
Conversor A/D Por Aproximacin Sucesiva
SucessiveApproximation A/D Converter
Conversor A/D Por Aproximacin Sucesiva
SucessiveApproximation A/D Converter
Un circuito comparador compara la entrada analgica con la salida de
un conversor D/A controlado por la lgica conocida como SAR
(Sucessive Approximation register), que es basicamente un registro
de desplazamiento.
Bajo el comando de un clock el SAR se coloca inicialmente en cero. Se
entrega entonces una entrada analgica (Ve) positiva, el registro
entrega un uno al bit de mayor orden de magnitud (MSB). Si el
comparador detecta que la salida D/A es menor que la entrada
analgica, este bit queda fijo, en caso contrrio se coloca un cero a ese
bit. As siguiendo con el pximo bit, la palabra es comparada
manteniendo o modificando el ltimo bit puesto en uno segn el
resultado del comparador con la entrada analgica. Y la secuencia
contina hasta que el ltimo bit (LSB) sea comparado y ajustado,
despus de esto la seal convertida es validada el dispositivo que lo
esperaba puede recibirlo.













Conversor A/D Por Aproximacin Sucesiva
SucessiveApproximation A/D Converter
Comparacin de tecnologas de ADC

La tecnologa a utilizar depende de los requisitos de la aplicacin.

Veamos las caractersticas de cada una de ellas













TECNOLOGA VELOCIDAD RESOLUCIN INMUN. RIUDO COSTO
Time Interleaving Muy rpido 4-10 bits No Alto
Flash Rpido 4-10 bits No Medio
Pipelined Subraging Rpido 10-16 bits No Alto
Succesive Approximation Medio 10-16 bits Escasa Bajo
Integrating Lento 12-18 bits Buena Bajo
Sigma-Delta Lento 12-24 bits Muy buena Bajo
ADC Pipelined subraging
Utilizan una estructura en cascada, tipo tubera (pipeline), donde la conversin se
realiza sucesivamente sobre fracciones cada vez menores de V
in
(subraging).
Por ejemplo, en un ADC subraging de 4 etapas de rango 0-1 Volts y una seal de
entrada de 0.7 Volts el funcionamiento sera el siguiente:
















Ejercicio: repitan ustedes para el caso V
in
= 0.4 Volts.
1011
ADC Pipelined subraging (ejemplo)

Para un ADC subraging de 4 etapas de 1 bits y de rango 0-1 Volts, y una seal de
entrada de 0.4 Volts indique las tensiones y conversiones en cada etapa.

Resolucin









0.4V
-0.1
0.8V
0.3
0.6V
0.1
0.2V
-0.3
0 1 1 0 Output = 0110
1011
ADC Pipelined subraging


Implementacin para ms bits:


Los ADC pipelined
subranging dominan actualmente
las aplicaciones de alta velocidad
(>5 MSPS) en video, procesamiento
de imgenes, comunicaciones, etc.
ADC Pipelined subraging (ejemplo)
ADC - integracin

La seal de entrada se integra por un tiempo T (que se controla con R y C)
Luego el integrador se descarga con una tensin V
REF
conocida y se mide t
x
.
La conversin resulta de V
REF
,T y t
x
.













La resolucin depende de la cantidad de pulsos clk contabilizados durante t
x
.
Hay una relacin inversa entre resolucin y velocidad de conversin.
0
T
in
v dt
}
0
x
t
REF
V dt
}
in x REF
Tv t V =
x
in REF
t
v V
T
=
ADC - integracin

Ventaja: el ruido de frecuencia n/T es filtrado durante el proceso de integracin
Detalle: el valor de T depende de R y C, que varan con la temperatura y tiene
alta dispersin (sobre todo el capacitor)
ADC integracin (ejemplo)


ADC - Sigma Delta
El lazo cerrado fuerza a que el valor
medio de B sea igual a V
IN
:
<B> = V
IN

La tensin <B> es controlada por la
densidad de unos y ceros del BIT DATA
STREAM en C :

| V
IN
C : |1 - +0
+ V
IN
C : |0 - +1

A partir de <C> se obtienen en D los
N-bits de salida mediante el filtro digital
y el decimador:
<C> D
OUT
ADC - Sigma Delta


El error mximo de cuantizacin de un conversor
A/D ideal es de LSB
Considerando una distribucin uniforme de la
probabilidad de error:



Para una seal de entrada sinusoidal de
amplitud mxima:



Siendo la relacin seal/ruido cuantizacin:
() ( )
2 2
2 2
2
12
q
s
q
s
s q
t st dt
q
c
+
+
= =
}
12
RMS
q
c =
() ( )
2
sin2
2
N
q
vt ft t =
2
2 2
N
RMS
q
v =
()
10 10 10 10
()
()
3
10log 20log20log220log
2
N RMS
RMS
POTv
POT
v
SNR
c c
|| ||
||
= = =+
| |
|
|
\.
\. \.
6.02 1.76 SNR N dB = +
Para una resolucin de N Bits
Seal auxiliar propuesta para el error


Aumentando el orden del modulador se
obtienen mejores SNR:

1.76
6.02
SNR dB
ENOB
dB

=
Effective Number of Bits
Conversor - de segundo orden
Para comparar la SNR obtenida con
la de un conversor ideal se define:

ADC - Sigma Delta


Ventajas:
La mayor parte del sistema es digital:
- Posibilidad de alta integracin en C, DSP, etc.
- No existen derivas trmicas ni temporales.
- Bajo costo.
La alta tasa de sobre-muestreo y la baja precisin de la conversin analgica implica:
- No se requiere circuitos externos de sample & hold
- No se requieren filtros antialiasing (Ej. RC pasa-bajos)
El filtro digital permite obtener:
- Excelente figura de ruido
- Minimizacin del ruido en puntos crticos (Ej. 50/60 Hz)
- Nivel de ruido independiente de la amplitud de la seal
Es un diseo inherentemente monotnico y lineal
- Ideal para lazos cerrados de control

Desventajas:
Limitacin en la velocidad de conversin debido a la necesidad de sobremuestreo.
Problemas en sistemas multiplexados debido a la latencia del filtro digital:
- Sin embargo, en estos casos la solucin ms econmica y conveniente es
colocar un circuito integrado con varios Sigma-Delta incorporados.
ADC - Sigma Delta





Figure 6. Schematic of the AD7793
ADC - Sigma Delta


Conversores D-A

Introduccin

Un DAC convierte una entrada digital a una seal analgica de salida
(generalmente voltaje).

DAC - Red de resistencias ponderadas

El siguiente circuito permite convertir una seal digital en una analgica:














El problema es que para lograr mucha resolucin se requiere resistencias de
mucha exactitud que cubran un rango muy amplio de valores.

Es el mas simple de los conversores D/A en el que la tensin analgica
entregada es directamente proporcional al nmero representado en
forma binaria (a3,a2,a1,a0) de la salida digital.
Est formado por un circuito bsico de resistencias en paralelo que
estn habilitadas por la tensin de salida de un conversor binario a
decimal (BCD) unidas entre s a una resistencia de carga conectada a
tierra sobre la que se mide la tensin de salida.
De esta manera, la tensin Va ser el producto de la suma de las
corrientes sobre las resistencias habilitadas multiplicada por el valor
de la resistencia RL. La idea principal reside en adecuar las
resistencias Rj de este circuito para que la corriente que pase por
cada una de ellas sea proporcional al nmero que representan, sea
la potencia de dos asociada al coeficiente aj Por ejemplo en el caso de
la figura la resistencia R3 tendr que valer la mitad que la R2 para que
la corriente que circula por ella sea el doble. As la corriente total
sobre RL valdr
DAC - Red de resistencias ponderadas
DAC - Red de resistencias ponderadas
DAC - Red de resistencias ponderadas
En el ejemplo anterior se us una codificacin binaria a un decimal, por lo
que con cuatro bits me alcanzaba para representarlo. Se resalta el bit de
menor orden de magnitud o de menor significado (LSB) y el de mayor
(MSB).
El resultado ser que el bit de menos significativo ser representado por la
resistencia de mayor valor, el siguiente por una igual a la mitad de la
anterior , el tercero con la cuarta parte el cuarto con la octava y en el caso
de necesitar mas bits se seguir con las potencias de dos sucesivas. Est
claro que para que por la resistencia que representa el bit menos
significativo circular la menor de las corrientes, o sea que la resistencia
ser la mayor.
El valor de la resistencia de carga (RL) se fija para que la tensin generada
por la suma de las corrientes a la salida Va est entre el valor mximo y el
mnimo al generado en la resistencia equivalente.
Por ejemplo en el caso en que los valores de las resistencias sean: R0= 8
KW; R1= 4 KW; R2= 2 KW; R3= 1 KW; se probaron cinco valores para RL a
saber 100W, 500W , 1 KW , 2 KW e 15 KW .
DAC - Red de resistencias ponderadas
Para se encontrar el valor de Va, primero se debe encontrar el valor
de lanresistencia equivalente (Req) de las resistencias en paralelo
habilitadas. Al considerar slo las conectadas a los 5 V habr 16
valores de Req, correspondientes a las 16 posibilidades de entrada
digital.



Sumando la resistencia equivalente a la de carga (RL) se obtiene la
resistencia equivalente total del circuito. Y de esta la tensin de salida
del conversor. En la figura siguiente se muestra las tensiones
obtenidas a la salida del conversor D/A con las diferentes resistencias
de carga
DAC - Red de resistencias ponderadas
En esta configuracin, se reemplaza la resistencia de carga por el
circuito de amplificacin en el cual la resistencia RF tiene el mismo
valor que la resistencia mas baja de las entradas digitales. El circuito
se transforma en
La tensin de salida estar dada por:
Con Vin igual a 5 V para el caso de la figura
DAC - Red de resistencias R-2R

El siguiente circuito slo utiliza resistores de valor R y 2R:
















De esta manera ya no se requieren resistencias de mucha exactitud que cubran
un rango muy grande de valores, como el DAC de resistencias ponderadas.

DAC Tipo Escalera R-2R
Ladder-type D/A Converter
El conversor D/A anterior tiene la desventaja que depende
fuertemente de la precisin de las resistencias involucradas, dado
que los valores varan mucho entre la resistencia correspondiente al
MSB y el LSB (y mas cuando se trata de palabras de mayor cantidad
de bits) el error en una resistencia grande hara que los bits de menor
orden de magnitud tengan mucho error. Para resolver este problema
se diseo el conversor D/A tipo escalera que involucra resistencias de
igual orden de magnitud para cada dgito.
En este conversor como en el anterior cada llave conectada
contribuye con una corriente entregada al amplificador operacional,
tales contribuciones que poseen pesos ponderados de acuerdo con
sus posiciones en el cdigo binario. La franja de tolerancia baja es el
factor mas importante del circuito siendo que el valor absoluto de las
resistencias no es relevante.
DAC Tipo Escalera R-2R
Ladder-type D/A Converter
En cualquier nodo de la escalera , mirando tanto a derecha como a
izquierda o abajo, la resistencia es de 2R. Por lo tanto la corriente se
divide por igual para izquierda, derecha y para las direcciones de las
llaves.
Considerando el nodo N-1 y suponiendo que el MSB est conectado,
la tensin en el nodo ser Vref/3. Dado que la resistencia
equivalente del circuito es siempre 2R, la ganancia del amplificador
operacional (A= -R2/R1) ser de 3/2. De esta manera la tensin
entregada por el amplificador operacional ser
DAC Tipo Escalera R-2R
Ladder-type D/A Converter
Similarmente si el segundo MSB est conectado, Va = Vref/4, para el
tercer MSB, Va = Vref/8 y as siguiendo.
La resistencia equivalente en cada nodo es 2R hacia cada lado. Luego
la corriente se divide en dos partes iguales y con ello la informacin
que porta. As